申请/专利权人：中芯北方集成电路制造(北京)有限公司

申请日：2020-04-07

公开（公告）日：2024-03-22

公开（公告）号：CN113496885B

主分类号：H01L21/28

分类号：H01L21/28;H01L21/336;H01L29/06;H01L27/02

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2021.10.29#实质审查的生效;2021.10.12#公开

摘要：本申请提供一种半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底顶面低于所述第二区域的半导体衬底顶面；栅介质层，分别位于所述第一区域和第二区域的半导体衬底表面，且第一区域栅介质层厚度大于第二区域栅介质层的厚度；金属栅，分别位于所述第一区域以及第二区域栅介质层表面；层间介质层，位于所述半导体衬底的第一区域和第二区域上且覆盖栅介质层和金属栅的侧壁。所述半导体结构及其制作方法克服了中压器件区域以及低压器件区域的半导体器件由于栅长以及栅介质层厚度差异产生的缺陷。

主权项：1.一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；刻蚀所述半导体衬底的第一区域，使所述第一区域和第二区域的半导体衬底表面形成高度差；分别在所述第一区域和所述第二区域的半导体衬底表面形成栅介质材料层，且第一区域栅介质材料层的厚度大于第二区域栅介质材料层的厚度，所述第一区域栅介质材料层的顶面低于所述第二区域栅介质材料层的顶面，并在所述栅介质材料层表面形成伪栅极材料层；刻蚀所述伪栅极材料层以及所述栅介质材料层，在第一区域和第二区域上均形成伪栅极层和栅介质层，第一区域上的伪栅极层的顶部表面低于第二区域上的伪栅极层的顶部表面；在所述第一区域的伪栅极层的顶部表面形成阻挡层，所述阻挡层的顶面高于所述第二区域伪栅极层的顶面；形成所述阻挡层之后，在所述第一区域和第二区域上形成覆盖伪栅极层和栅介质层的侧壁的层间介质层，形成所述层间介质层的方法包括：在所述第一区域和第二区域的半导体衬底上形成覆盖伪栅极层和栅介质层的层间介质材料层，所述层间介质材料层的表面高于所述第二区域伪栅极层的表面；研磨所述层间介质材料层直至暴露出第二区域伪栅极层的表面，使层间介质材料层形成所述层间介质层；形成所述层间介质层之后，去除所述第一区域伪栅极层表面的阻挡层；去除所述第一区域和第二区域的伪栅极层之后，在所述栅介质层表面形成金属栅，所述层间介质层表面与所述金属栅的顶面齐平。

全文数据：

权利要求：

百度查询： 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD