申请/专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司

申请日：2020-07-31

公开（公告）日：2024-03-22

公开（公告）号：CN114068708B

主分类号：H01L29/78

分类号：H01L29/78;H01L29/06;H01L21/336

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2022.03.08#实质审查的生效;2022.02.18#公开

摘要：一种半导体结构及其形成方法，半导体器件及其形成方法，其中，半导体结构的形成方法包括：提供基底，基底的衬底内形成有相邻接的阱区和漂移区，阱区和漂移区交界处的衬底上形成有栅极结构，且漂移区的衬底上形成有伪栅极结构；在伪栅极结构远离栅极结构的一侧的漂移区内形成漏区，伪栅极结构和漏区在垂直于衬底的方向上的投影相交或部分重叠；形成隔离层，隔离层至少位于栅极结构和伪栅极结构之间且分别与栅极结构和伪栅极结构相接触，位于栅极结构和伪栅极结构之间的隔离层的厚度小于伪栅极结构的厚度；在隔离层上形成导电结构，导电结构至少覆盖伪栅极结构和栅极结构相邻的侧壁。从而在不需要增加工艺流程的基础上，提高半导体结构的击穿电压。

主权项：1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底的衬底内形成有相邻接的阱区和漂移区，所述阱区和所述漂移区交界处的所述衬底上形成有栅极结构，且所述漂移区的所述衬底上形成有伪栅极结构；在所述伪栅极结构远离所述栅极结构的一侧的所述漂移区内形成漏区，所述伪栅极结构和所述漏区在垂直于所述衬底的方向上的投影相交或部分重叠；形成隔离层，所述隔离层至少位于所述栅极结构和伪栅极结构之间且分别与所述栅极结构和所述伪栅极结构相接触，位于所述栅极结构和伪栅极结构之间的所述隔离层的厚度小于所述伪栅极结构的厚度；形成介电层，所述介电层覆盖所述衬底和所述隔离层；刻蚀所述介电层，形成露出所述隔离层的第一沟槽；在所述第一沟槽中填充导电材料，以在所述隔离层上形成导电结构，所述导电结构与隔离层直接接触且至少覆盖所述伪栅极结构和栅极结构相邻的侧壁。

全文数据：

权利要求：

百度查询： 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法，半导体器件及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD