申请/专利权人：上海华虹宏力半导体制造有限公司

申请日：2015-05-25

公开（公告）日：2015-09-09

公开（公告）号：CN104900504A

主分类号：H01L21/28(2006.01)I

分类号：H01L21/28(2006.01)I;H01L21/336(2006.01)I

优先权：

专利状态码：有效-授权

法律状态：2018.02.06#授权;2015.10.07#实质审查的生效;2015.09.09#公开

摘要：本发明公开了一种降低MOS晶体管GIDL电流的方法，包括步骤：步骤一、在半导体衬底表面依次形成栅介质层和多晶硅层；形成第一光刻胶图形定义出多晶硅栅形成区域,进行刻蚀形成多晶硅栅；以第一光刻胶图形为掩膜对栅介质层进行刻蚀；以第一光刻胶图形为掩膜对半导体衬底进行刻蚀；进行氧化工艺形成侧壁氧化层；进行轻掺杂漏注入，源漏注入。本发明能降低漏端硅表面电场，降低GIDL电流。

主权项：一种降低MOS晶体管GIDL电流的方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面依次形成栅介质层和多晶硅层；步骤二、采用光刻工艺形成第一光刻胶图形定义出MOS晶体管的多晶硅栅形成区域；以所述第一光刻胶图形为掩膜对所述多晶硅层进行刻蚀形成所述MOS晶体管的多晶硅栅；步骤三、以所述第一光刻胶图形为掩膜对所述栅介质层进行刻蚀，刻蚀后将所述多晶硅栅区域外的所述栅介质层都去除；步骤四、以所述第一光刻胶图形为掩膜对所述半导体衬底进行刻蚀，刻蚀后所述多晶硅栅区域外的半导体衬底表面低于所述多晶硅栅底部的半导体衬底表面；步骤五、进行氧化工艺，该氧化工艺在所述多晶硅栅侧壁以及所述多晶硅栅底部的所述半导体衬底侧壁形成侧壁氧化层；通过位于所述多晶硅栅底部的所述半导体衬底侧壁的所述侧壁氧化层来降低所述MOS晶体管的GIDL电流；步骤六、进行轻掺杂漏注入，源漏注入。

全文数据：降低MOS晶体管GIDL电流的方法技术领域[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种降低M0S晶体管GIDL电流的方法。背景技术[0002]在M0S晶体管器件中，栅诱导漏极泄漏电流gate-inducedrainleakage，GIDL对MOS器件的可靠性影响较大。[0003]MOS晶体管中引发静态功耗的泄露电流主要有:源到漏的亚阈泄露电流，栅泄露电流，发生在栅漏交叠区的栅致漏极泄露GIDL电流。在这些泄露电流中，电路中器件处于关态或者处于等待状态时，GIDL电流在泄露电流中处主导地位。[0004]当栅漏交叠区处栅漏电压很大时，交叠区界面附近硅中电子在价带和导带之间发生带带隧穿形成电流，我们把这种电流称之为GIDL隧穿电流。随着氧化层越来越薄，GIDL电流急剧增加。[0005]对M0S晶体管而言，降低此泄露电流的一个很有效的方法是降低表面电场。发明内容[0006]本发明所要解决的技术问题是提供一种降低M0S晶体管GIDL电流的方法，能降低漏端娃表面电场，降低GIDL电流。[0007]为解决上述技术问题，本发明提供的降低M0S晶体管GIDL电流的方法包括如下步骤：[0008]步骤一、在半导体衬底表面依次形成栅介质层和多晶硅层；[0009]步骤二、采用光刻工艺形成第一光刻胶图形定义出M0S晶体管的多晶硅栅形成区域；以所述第一光刻胶图形为掩膜对所述多晶硅层进行刻蚀形成所述M0S晶体管的多晶硅栅；[0010]步骤三、以所述第一光刻胶图形为掩膜对所述栅介质层进行刻蚀，刻蚀后将所述多晶硅栅区域外的所述栅介质层都去除；[0011]步骤四、以所述第一光刻胶图形为掩膜对所述半导体衬底进行刻蚀，刻蚀后所述多晶硅栅区域外的半导体衬底表面低于所述多晶硅栅底部的半导体衬底表面；[0012]步骤五、进行氧化工艺，该氧化工艺在所述多晶硅栅侧壁以及所述多晶硅栅底部的所述半导体衬底侧壁形成侧壁氧化层;通过位于所述多晶硅栅底部的所述半导体衬底侧壁的所述侧壁氧化层来降低所述M0S晶体管的GIDL电流；[0013]步骤六、进行轻掺杂漏注入，源漏注入。[0014]进一步的改进是，所述半导体衬底为硅衬底。[0015]进一步的改进是，所述栅介质层为栅氧化层。[0016]进一步的改进是，步骤四中的所述半导体衬底的刻蚀量越大，步骤五中所述多晶硅栅底部的所述半导体衬底侧壁形成的侧壁氧化层的高度越大，所述M0S晶体管的GIDL电流越小。[0017]进一步的改进是，步骤四中的所述半导体衬底的刻蚀量为小于等于500埃。[0018]进一步的改进是，步骤六的所述轻掺杂漏注入之后、所述源漏注入之前还包括在所述多晶硅栅侧面形成氮化硅侧壁的步骤。[0019]本发明通过在多晶硅栅刻蚀完成后采用相同的光刻胶图形进行栅介质层的刻蚀以及底部的半导体衬底的刻蚀，之后进行氧化形成多晶硅栅的侧壁氧化层时多晶硅栅底部的半导体衬底侧壁也被氧化，使得最终形成的侧壁氧化层高度增加，位于所述多晶硅栅底部的所述半导体衬底侧壁的所述侧壁氧化层能降低漏极端的半导体衬底表面的电场强度，从而能降低所述M〇S晶体管的GIDL电流。[0020]另外，本发明通过增加栅介质层和半导体衬底刻蚀即可实现，工艺成本低。附图说明[0021]下面结合附图和具体实施方式对本发明作进一步详细的说明：[0022]图1是本发明实施例方法流程图；[0023]图2A-图2B是本发明实施例方法各步骤中器件结构图；[0024]图3A是现有方法形成的器件结构仿真图；[0025]图3B是本发明实施例方法形成的器件结构仿真图；[0026]图3C是对图3A和图3B中切线位置处的电场强度的仿真图。具体实施方式[0027]如图1所示，是本发明实施例方法流程图；如图2A至图2B所示，是本发明实施例方法各步骤中器件结构图;本发明实施例降低M0S晶体管GIDL电流的方法包括如下步骤：[0028]步骤一、如图2A所示，在半导体衬底1表面依次形成栅介质层2和多晶硅层。[0029]较佳选择为，所述半导体衬底1为硅衬底。所述栅介质层2为栅氧化层。[0030]步骤二、如图2A所示，采用光刻工艺形成第一光刻胶图形定义出M0S晶体管的多晶硅栅3形成区域；以所述第一光刻胶图形为掩膜对所述多晶硅层进行刻蚀形成所述M0S晶体管的多晶硅栅3。[0031]步骤三、如图2A所示，以所述第一光刻胶图形为掩膜对所述栅介质层2进行刻蚀，刻蚀后将所述多晶硅栅3区域外的所述栅介质层2都去除。[0032]步骤四、如图2A所示，以所述第一光刻胶图形为掩膜对所述半导体衬底1进行刻蚀，刻蚀后所述多晶硅栅3区域外的半导体衬底1表面低于所述多晶硅栅3底部的半导体衬底1表面。[0033]步骤五、如图2B所示，进行氧化工艺，该氧化工艺在所述多晶硅栅3侧壁以及所述多晶硅栅3底部的所述半导体衬底1侧壁形成侧壁氧化层4;通过位于所述多晶硅栅3底部的所述半导体衬底1侧壁的所述侧壁氧化层4如图2B中虚线框4a所示来降低所述M0S晶体管的GIDL电流。[0034]步骤四中的所述半导体衬底1的刻蚀量越大，步骤五中所述多晶硅栅3底部的所述半导体衬底1侧壁形成的侧壁氧化层4即侧壁氧化层4a的高度越大，所述M0S晶体管的GIDL电流越小。较佳选择为，步骤四中所述半导体衬底1的刻蚀量为小于等于5〇〇埃。[0035]步骤六、进行轻掺杂漏注入，源漏注入。较佳为，步骤六的所述轻掺杂漏注入之后、所述源漏注入之前还包括在所述多晶硅栅3侧面形成氮化硅侧壁的步骤。[0036]如图3A所示，是现有方法形成的器件结构仿真图；如图3B所示，是本发明实施例方法形成的器件结构仿真图；为了便于比较，图3A和图3B中相同结构采用相同的标示，本发明方法形成的器件结构的侧壁氧化层4的底部多了一个形成于半导体衬底1侧壁的部分该部分单独用4a标出即侧壁氧化层4a，侧壁氧化层4a能够增加漏极到栅极之间的氧化层厚度，从而能够降低漏区表面的电场强度。其中标记5所示的线为MOS晶体管的漏区和沟道区之间的PN结的耗尽区分界线。[0037]如图1所示，是对图3A的切线AA和图3B中的切线BB位置处的电场强度的仿真图，图3C中线CC表示栅介质层2和半导体衬底1的分界位置，也即线CC位置处对应于半导体衬底1的表面位置，随着Y值增加，位置在半导体衬底1的深度也增加。曲线201为本发明实施例方法形成的M0S器件的电场强度的仿真图，曲线202为现有方法形成的M0S器件的电场强度的仿真图，可以看出在半导体衬底1的表面位置曲线201的值要低于曲线2〇2的值，所以本发明通过增加侧壁氧化层4a后，能够降低半导体衬底丨的表面电场强度，从而能够降低MOS晶体管的GIDL电流。[0038]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

权利要求：i•一种降低MOS晶体管GIDL电流的方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面依次形成栅介质层和多晶硅层；步骤二、采用光刻工艺形成第一光刻胶图形定义出M0S晶体管的多晶硅栅形成区域；以所述第一光刻胶图形为掩膜对所述多晶硅层进行刻蚀形成所述M0S晶体管的多晶硅栅；步骤三、以所述第一光刻胶图形为掩膜对所述栅介质层进行刻蚀，刻蚀后将所述多晶硅栅区域外的所述栅介质层都去除；步骤四、以所述第一光刻胶图形为掩膜对所述半导体衬底进行刻蚀，刻蚀后所述多晶硅栅区域外的半导体衬底表面低于所述多晶硅栅底部的半导体衬底表面；步骤五、进行氧化工艺，该氧化工艺在所述多晶硅栅侧壁以及所述多晶硅栅底部的所述半导体衬底侧壁形成侧壁氧化层;通过位于所述多晶硅栅底部的所述半导体衬底侧壁的所述侧壁氧化层来降低所述M0S晶体管的GIDL电流；步骤六、进行轻掺杂漏注入，源漏注入。2.如权利要求1所述的降低M0S晶体管GIDL电流的方法，其特征在于:所述半导体衬底为硅衬底。3.如权利要求1或2所述的降低M0S晶体管GIDL电流的方法，其特征在于:所述栅介质层为栅氧化层。'4.如权利要求1所述的降低M0S晶体管GIDL电流的方法，其特征在于:步骤四中的所述半导体衬底的刻蚀量越大，步骤五中所述多晶硅栅底部的所述半导体衬底侧壁形成的侧壁氧化层的高度越大，所述M0S晶体管的GIDL电流越小。5.如权利要求1或4所述的降低M0S晶体管GIDL电流的方法，其特征在于:步骤四中的所述半导体衬底的刻蚀量为小于等于500埃。6.如权利要求1所述的降低M0S晶体管GIDL电流的方法，其特征在于:步骤六的所述轻掺杂漏注入之后、所述源漏注入之前还包括在所述多晶硅栅侧面形成氮化硅侧壁的步§聚。1

百度查询： 上海华虹宏力半导体制造有限公司 降低MOS晶体管GIDL电流的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD