申请/专利权人：江苏芯盛智能科技有限公司

申请日：2019-05-28

公开（公告）日：2019-12-13

公开（公告）号：CN209784997U

主分类号：G06F15/78(20060101)

分类号：G06F15/78(20060101)

优先权：

专利状态码：有效-授权

法律状态：2019.12.13#授权

摘要：本申请公开了一种存储系统和一种ASIC芯片，该存储系统包括CPU，所述CPU包括CPU内核和信息存储器；所述信息存储器包括用于获取debug数据的输入接口和用于将所述debug数据传输至所述CPU的输出接口。本申请提供的存储系统，CPU内集成有信息存储器，debug数据通过输入接口存储于该信息存储器中。由于信息存储器集成在CPU中，靠近CPU内核，因此访问该信息存储器中的debug数据速度较快。另外访问debug数据时，数据流经过信息存储器的输出接口输出，不需要经过二级缓存对外部的AXI或者AHB接口，当AXI或AHB挂死时，同样可以访问debug数据，稳定性较好。

主权项：1.一种存储系统，其特征在于，包括CPU，所述CPU包括CPU内核和信息存储器；所述信息存储器包括用于获取debug数据的输入接口和用于将所述debug数据传输至所述CPU内核的输出接口。

全文数据：

权利要求：

百度查询： 江苏芯盛智能科技有限公司 一种存储系统和一种ASIC芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD