申请/专利权人：派赛公司

申请日：2018-04-30

公开（公告）日：2019-12-31

公开（公告）号：CN110637369A

主分类号：H01L27/12(20060101)

分类号：H01L27/12(20060101)

优先权：["20170519 US 15/600,588"]

专利状态码：有效-授权

法律状态：2024.01.02#授权;2020.06.09#实质审查的生效;2019.12.31#公开

摘要：具有富陷阱层的修改的绝缘体上硅SOI衬底以及用于进行这样的修改的方法。经修改的区域消除或管理否则将由于下面的富陷阱层和经历状态的瞬态变化的有源层器件的相互作用而会出现的累积电荷，从而消除或减轻这样的累积电荷对制造在这样的衬底上的非RF集成电路的影响。实施方式针对要求高线性度的RF电路例如RF开关保留了具有富陷阱层的SOI衬底的有益特性，同时针对对由于富陷阱层的存在而引起的累积电荷效应敏感的电路例如非RF模拟电路和放大器包括功率放大器和低噪声放大器避免了富陷阱层的问题。

主权项：1.一种由绝缘体上硅SOI衬底形成的集成电路，所述绝缘体上硅SOI衬底具有形成在所述衬底上的至少一个富陷阱区域和至少一个非富陷阱区域的层、形成在所述至少一个富陷阱区域和至少一个非富陷阱区域的层上的绝缘体层以及形成在所述绝缘体层上的有源层，其中，易受累积电荷影响的电路被制造在至少一个非富陷阱区域上方的所述有源层中和或所述有源层上，所述累积电荷由下面的富陷阱区域和这样的电路的状态的瞬态变化的相互作用引起。

全文数据：

权利要求：

百度查询： 派赛公司 稳定的SOI FET的可管理衬底效应

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD