申请/专利权人：上海华力微电子有限公司

申请日：2014-08-27

公开（公告）日：2020-05-15

公开（公告）号：CN104241396B

主分类号：H01L29/792(20060101)

分类号：H01L29/792(20060101);G11C16/10(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.05.15#授权;2017.07.21#实质审查的生效;2014.12.24#公开

摘要：本发明公开了一种n沟道SONOS器件，包括：p型半导体衬底，其包括n型掺杂的源区和漏区，以及位于源漏区之间的p型掺杂的晕圈注入区；以及位于p型半导体衬底上n型掺杂的源漏区之间的栅极结构，该栅极结构依次包括遂穿氧化层、氮化硅层、阻挡氧化层和多晶硅栅极。当n沟道SONOS器件编译时，通过在多晶硅栅极上施加正的栅极电压、在源区施加0V的源极电压、在漏区施加大于源极电压的漏极电压以及在衬底上施加正的衬底电压，在栅极电压和源极电压的电压差作用下使得晕圈注入区靠近源区和遂穿氧化层的区域中产生带带遂穿电子，该带带遂穿电子在衬底电压和源极电压的电压差作用下加速并在栅极电压作用下进入遂穿氧化层。本发明能够解决p沟道SONOS存储器件的擦除饱和的问题。

主权项：1.一种n沟道SONOS器件的编译方法，该SONOS器件包括p型半导体衬底，位于该衬底内的n型掺杂的源区和漏区，位于所述源区和漏区之间的p型掺杂的晕圈注入区；以及位于该源区和漏区之间的该衬底上的一栅极结构，其中该栅极结构由该p型半导体衬底往上依次包括遂穿氧化层、氮化硅层、阻挡氧化层和多晶硅栅极，其特征在于，该编译方法包括：对该多晶硅栅极施加正的栅极电压，对该源区施加0V的源极电压，对该漏区施加大于所述源极电压的漏极电压，以及对该衬底施加大于所述漏极电压的正的衬底电压，在所述栅极电压和源极电压的电压差作用下使得所述晕圈注入区靠近所述源区和遂穿氧化层的区域中产生带带遂穿电子，该带带遂穿电子在所述衬底电压和源极电压的电压差作用下加速并在所述栅极电压作用下进入所述遂穿氧化层。

全文数据：

权利要求：

百度查询： 上海华力微电子有限公司 n沟道SONOS器件及其编译方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD