申请/专利权人：上海华虹宏力半导体制造有限公司

申请日：2023-08-30

公开（公告）日：2023-11-28

公开（公告）号：CN117135929A

主分类号：H10B43/30

分类号：H10B43/30;H01L29/423

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.12.15#实质审查的生效;2023.11.28#公开

摘要：本发明提供了一种分栅SONOS存储器件及其制备方法，具体应用于半导体制造技术领域中。在本发明的制备方法中，首先是先将现有的分栅SONOS存储器件的存储单元中的单层膜的侧墙结构变为至少为致密度不同的双层膜结构第一侧墙和第二侧墙，然后利用各向同性的湿法刻蚀工艺对致密度不同的材料刻蚀速率不同的特性致密度低的第一侧墙的刻蚀速率更快，对所述第一侧墙、第二侧墙以及未被所述第一栅极所覆盖而暴露出的第一栅氧化层进行刻蚀，从而在所述第一侧墙和第二侧墙的底部发生侧掏，进而使刻蚀后剩余的第一侧墙覆盖所述第一栅极的侧壁平直且底角处无拖尾现象，即形成一种无拖尾问题的侧墙结构。

主权项：1.一种分栅SONOS存储器件的制备方法，其特征在于，包括：提供一半导体衬底，所述半导体衬底上形成有第一栅氧化层和覆盖在部分所述第一栅氧化层表面上的第一栅极；形成致密度不同的第一侧墙和第二侧墙，所述第一侧墙覆盖在所述第一栅极的顶面和一侧侧壁上以及未被所述第一栅极所覆盖而暴露出的第一栅氧化层上，所述第二侧墙至少覆盖在所述第一侧墙的侧壁上；湿法刻蚀所述半导体衬底，以利用各向同性的湿法刻蚀工艺至少侧掏去除所述未被所述第一栅极所覆盖而暴露出的第一栅氧化层以及覆盖在其上的所述第一侧墙，即确保刻蚀后剩余的第一侧墙覆盖所述第一栅极的侧壁平直且底角处无拖尾现象。

全文数据：

权利要求：

百度查询： 上海华虹宏力半导体制造有限公司 分栅SONOS存储器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD