申请/专利权人：意法半导体(克洛尔2)公司

申请日：2017-03-23

公开（公告）日：2021-01-12

公开（公告）号：CN107871726B

主分类号：H01L23/538(20060101)

分类号：H01L23/538(20060101);H01L25/07(20060101);H01L25/16(20060101);H01L27/146(20060101)

优先权：["20160926 US 15/275,619"]

专利状态码：有效-授权

法律状态：2021.01.12#授权;2018.05.01#实质审查的生效;2018.04.03#公开

摘要：第一半导体衬底层支撑第一晶体管，该第一晶体管包括由该衬底层的掺杂区域形成的第一源漏。第二半导体衬底层支撑第二晶体管，该第二晶体管包括由该衬底层的掺杂区域形成的第二源漏。该第二半导体衬底层被叠置于该第一半导体衬底层之上并且通过绝缘层与该第一半导体衬底层分隔开。金属布线从与用于该第一源漏的该掺杂区域的电接触延伸，通过该绝缘层，并且穿过该第二半导体衬底层中的电隔离结构以与用于该第二源漏的该掺杂区域进行电接触。该电隔离结构由沟槽隔离或该第二源漏的该掺杂区域本身中的一项形成。该隔离结构的厚度等于该第二半导体衬底层的厚度。

主权项：1.一种集成电路器件，包括：第一半导体衬底层；第一晶体管，所述第一晶体管形成于所述第一半导体衬底层之中及之上，所述第一晶体管包括由所述第一半导体衬底层中的掺杂区域形成的第一源漏；第二半导体衬底层；第二晶体管，所述第二晶体管形成在所述第二半导体衬底层之中及之上，所述第二晶体管包括由所述第二半导体衬底层中的掺杂区域形成的第二源漏；其中，所述第二半导体衬底层置于所述第一半导体衬底层之上并且通过中间绝缘层与所述第一半导体衬底层分隔开；以及第一金属布线，所述第一金属布线从与用于所述第一源漏的所述掺杂区域的电接触延伸，通过所述中间绝缘层，并且穿过用于所述第二源漏的所述掺杂区域并与之电接触。

全文数据：堆叠半导体衬底之间的接触沟槽技术领域[0001]本发明涉及由两个或更多个堆叠半导体衬底形成的集成电路器件，并且具体地涉及用于对两个或更多个堆叠半导体衬底内的掺杂区域进行电互连的沟槽接触。背景技术[0002]利用两个或更多个堆叠半导体衬底形成集成电路器件在本领域中是已知的。在这样的器件中，提供金属布线以将支撑于这些衬底中的一个衬底之上以及之内的电路与支撑于这些衬底中的另一个衬底之上以及之内的电路进行电互连。这些金属布线占据了器件布局中的空间，并且这可能存在以阵列形式布置的电路的问题。图像像素电路的阵列是这样的集成电路器件的示例。必须在布局中提供空间以容纳在用于该阵列的每个电路元件的堆叠衬底之间所通过的金属布线。这对将像素间距的距离进行最小化所付出的努力具有不利影响。发明内容[0003]应当理解，前面的一般描述和下面的详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本发明的进一步解释。[0004]在实施例中，一种集成电路器件包括:第一半导体衬底层;第一晶体管，该第一晶体管形成在该第一半导体衬底层之中及之上，该第一晶体管包括由该第一半导体衬底层中白勺掺杂区域形成的第一源漏;第二半导体衬底层;第二晶体管，该第二晶体管形成在该第二，导体衬底层之中及之上，该第二晶体管包括由该第二半导体衬底层中的掺杂区域形成的桌一源漏；其中，该第一半导体衬底层置于该第一半导体衬底层之上并且通过中间绝缘层与该第一半导体衬底层分隔开；以及第一金属布线，该第一金属布线从与用于该第一源漏的该掺杂区域的电接触延伸，通过该中间绝缘层，并且穿过用于该第二源漏的该掺杂区域并与之电接触。[0°°5]在实施例中，一种集成电路器件包括:第一半导体衬底层;第一晶体管，该第一晶体管形成在该第一半导体衬底层之中及之上，该第一晶体管包括由该第一半导体衬底层中5掺杂区域形成的第一源漏;第二半导体衬底层;第二晶体管，该第二晶体管形成在该第二^导体衬底层之中及;^上，该第二晶体管包括由该第二半导体衬底层中的掺杂区域形成g第一源漏；其中，该第一半导体衬底层置于该第一半导体衬底层之上并且通过中间绝缘层与该第一半导体衬底层分隔开;沟槽隔离，该沟槽隔离形成在第二半导体衬底层中并且该沟槽隔离的厚度等于该第二半导体衬底层的厚度；以及第一金属布线，该第一金属布线从与用于该第一源漏的该掺杂区域的电接触延伸，通过该中间绝缘层，并且穿过该沟槽以与用于该第二源漏的该掺杂区域进行电接触。[0°°6]在实施例中，一种集成电路器件包括:第一半导体衬底层;第一晶体管，该第一晶f形成在该第-半导体衬底层之中及之上，该第—晶体管包括由该第—半导体的扒杂区域形成的第一源漏;第二半导体衬底层;第二晶体管，该第二晶体管形成在该第二半：体柯底层乙中及之上，该第二晶体管包括由该第二半导体衬底层中的掺杂区域形成的第二源漏；其中，该第二半导体衬底层置于该第一半导体衬底层之上并且通过中间绝缘层与该第一半导体衬底层分隔开；以及第一金属布线，该第一金属布线从与用于该第一源漏P该掺杂区域的电接触延伸，通过该中间绝缘层，并且穿过该第二半导体衬底层中的电隔离结构以与用于该第二半导体衬底层的该掺杂区域进行电接触，该电隔离结构的厚度等于该第二半导体衬底层的厚度。附图说明[0007]附图被包括以提供对本发明的进一步理解并且结合在本说明书中并且构成本说明书的一部分，示出了本发明的实施例并且与说明书一起用于解释其原理。[0008]在附图中：[0009]图1是由堆叠半导体衬底所形成的集成电路器件的横截面；[0010]图2是图1的集成电路器件的示意图；[0011]图3是由堆叠半导体衬底所形成的集成电路器件的横截面;以及[0012]图4是图3的集成电路器件的示意图。具体实施方式[0013]现参考图1，该图示出了通过在下部半导体衬底14上堆叠上部半导体衬底12而形成的集成电路器件10的横截面。该示例实施方式中的器件1〇是图像像素电路，但将理解到的是，这仅是作为示例，并且本文所公开的用于支持在堆叠半导体衬底之间进行电接触的技术可用于多种类型的集成电路器件。[0014]下部半导体衬底14包括例如轻掺杂有第一导电类型掺杂剂的半导体层16。在示例中，第一导电类型掺杂剂是具有lxl015atcm3的掺杂剂浓度的p型掺杂剂。提供从半导体层16的顶表面延伸到其中的多个掺杂区域20、22、24。掺杂区域20重掺杂有第二导电类型掺杂剂。在示例中，第二导电类型掺杂剂是具有8xl〇19atcm3的掺杂剂浓度的n型掺杂剂。掺杂区域22以例如2xl016atcm3的掺杂剂浓度掺杂有第二导电类型掺杂剂。掺杂区域24以例如5xlOnatCm3的掺杂剂浓度重掺杂有第一导电类型掺杂剂。包括有栅极氧化物层28a、栅极电极28b和侧壁间隔物2¾的晶体管栅极结构％形成在半导体层16的顶表面上。对于所示的集成电路，掺杂区域20和22形成具有晶体管栅极结构28的晶体管40的源漏区域，并且掺杂区域22和24形成了光电二极管44的p-n结。中间绝缘层48设置在下部半导体衬底14和晶体管栅极结构28之上。[0015]上部半导体衬底12包括半导体层56,该半导体层例如以lxl015atcm3的掺杂剂浓度轻掺杂有第一导电类型掺杂剂。半导体层56的底表面安装到中间绝缘层48的上表面。提供从半导体层56的顶表面延伸到其中的多个掺杂区域60。这些掺杂区域60以例如8xl019atcm3的掺杂剂浓度重掺杂有第二导电类型掺杂剂。包括有栅极氧化物层68a、栅极电极6813和侧壁间隔物68c的晶体管栅极结构68形成在半导体层56的顶表面上。对于所示的集成电路，掺杂区域60形成具有晶体管栅极结构68的晶体管70的源漏区域。中间绝缘层78设置在上部半导体衬底12和晶体管栅极结构68之上。[0016]给定的集成电路可能需要进行从下部半导体衬底14的半导体层16中的一个掺杂区域到上部半导体衬底I2的半导体层56中的另一掺杂区域的电连接。为了提供该电连接，提供了金属触点、线和通孔以界定导电布线80,该导电布线包括延伸通过中间绝缘层48的部分8〇a、延伸通过半导体层邪的部分80b、以及延伸通过中间绝缘层78的部分80c。在穿过半导体层56时，导电布线S0的部分80b通过厚度等于半导体层56的厚度的（例如填充有绝缘氧化物材料的浅沟槽类型的）沟槽隔离结构84而与半导体层56本身绝缘。延伸通过中间绝缘层48的部分80a与晶体管40的掺杂区域20的顶表面进行电接触。延伸通过中间绝缘层78的部分80c与晶体管70的掺杂区域60的顶表面进行电接触。[0017]图2示出了图1的集成电路器件的示意图。图1的横截面未示出用于光电二极管44的掺杂区域22和24的完整范围。仅示出了传输门晶体管44和复位晶体管7〇的结构。本领域技术人员可以理解，读电路可以包括以己知方式连接的附加晶体管。与晶体管70一样，那些附加晶体管由上部半导体衬底I2的半导体层56支撑。图1的像素是背侧照明类型，其中，光在下部半导体衬底14的底表面处被接收。[0018]现参考图3，该图示出了通过在下部半导体衬底114上堆叠上部半导体衬底112而形成的集成电路器件110的横截面。该示例实施方式中的器件110是图像像素电路，但将理解到的是，这仅是作为示例，并且本文所公开的用于支持在堆叠半导体衬底之间进行电接触的技术可用于多种类型的集成电路器件。[0019]下部半导体衬底114包括例如轻掺杂有第一导电类型掺杂剂的半导体层116。在示例中，第一导电类型掺杂剂是具有lxl〇15atcm3的掺杂剂浓度的p型掺杂剂。提供从半导体层116的顶表面延伸到其中的多个掺杂区域^丨22以及i24a_124b。掺杂区域120重掺杂有弟一导电类型掺杂剂。在不例中，第二导电类型掺杂剂是具有8xl019atcm3的掺杂剂浓度的n型掺杂剂。掺杂区域122以例如2X1016atcm3的掺杂剂浓度掺杂有第二导电类型掺杂剂。掺杂区域l24a和l24b以例如分别为5xl017atCm3和5xl019atcm3的掺杂剂浓度重掺杂有第一导电类型掺杂剂。包括有栅极氧化物层128a，栅极电极128b和侧壁间隔物128c的晶体管栅极结构128形成在半导体层116的顶表面上。对于所示的集成电路，掺杂区域12〇和122形成具有晶体管栅极结构I28的晶体管140的源漏区域，并且掺杂区域122和U4a形成了光电二极管144的p-n结。掺杂区124b提供了衬底触点区。中间绝缘层148设置在下部半导体衬底114和晶体管栅极结构128之上。'[0020]上部半导体衬底112包括半导体层156,该半导体层以例如8xl019atcm3的掺杂剂浓度轻掺杂有第一导电类型掺杂剂。半导体层156的底表面安装到中间绝缘层148的上表面。提供从半导体层156的顶表面延伸到其中并且厚度等于半导体层156的厚度的多个掺杂区域16〇。这些掺杂区域16〇以例如8xl〇19atcm3的掺杂剂浓度重掺杂有第二导电类型掺杂剂。提供从半导体层156的顶表面延伸到其中并且厚度等于半导体层156的厚度的一种或多种掺杂区域I62。这些掺杂区域162以例如5xl〇19atcm3的掺杂剂浓度重掺杂有第一导电类型掺杂剂。包括有栅极氧化物层16此、栅极电极l68b和侧壁间隔物61此的晶体管栅极结构168形成在两个所支撑的晶体管中的每一个的半导体层156的顶表面上。对于所示的集成电掺杂区域160形成第一晶体管170和第二晶体管172的源漏区域，每个晶体管都具有晶体管栅极结构I68。掺杂区域W2提供了衬底触点区。中间绝缘层1?8设置在上部半导体衬底112和晶体管栅极结构168之上。[0021]给定的集成电路可能需要进行从下部半导体衬底丨14的半导体层i16中的一个掺木凶项到上部牛寸体衬底112的牛导体层156中的另一掺杂区域的电连接。给定的集成电路可能进一步需要进行从一个掺杂区到晶体管的栅极电极168b的电连接。为了提供这些电连接，提供了金属触点、线和通孔以界定导电布线180,该导电布线包括延伸通过中间绝缘层148的部分180a、延伸通过半导体层156的部分180b、以及延伸通过中间绝缘层178的部分180c。当穿过半导体层M6时，导电布线180的部分180b穿过这些掺杂区域160之一，并且通过该掺杂区域160与半导体层156分隔开。延伸通过中间绝缘层丨48的部分80a与晶体管140的掺杂区域120的顶表面进行电接触。延伸通过中间绝缘层178的部分180c与晶体管172的栅极电极168b的顶表面进行电接触。[0022]给定的集成电路可能另外需要进行从下部半导体衬底114的半导体层116的衬底触点掺杂区域124b到上部半导体衬底112的半导体层156的衬底触点掺杂区域162的电连接。为了提供该电连接，提供了金属触点、线和通孔以界定导电布线190,该导电布线包括延伸通过中间绝缘层148的部分190a、延伸通过半导体层156的部分190b、以及延伸通过中间绝缘层178的部分190c。在穿过半导体层156时，导电布线190的部分190b穿过掺杂区域162。延伸通过中间绝缘层198的部分190a与掺杂区域124b的顶表面进行电接触。延伸通过中间绝缘层17S的部分1SOc可以与集成电路的接地引脚进行电接触。[0023]尽管在图1中未示出，但应当理解，图3中所示的与在下部半导体衬底和上部半导体衬底中的衬底触点掺杂区域之间进行的电连接有关的结构同样适用于图1的实施方式。此外，尽管在图1中未示出，但应当理解，图3中所示的、与晶体管的栅极电极接触相关的结构同样适用于图1的实施方式。[0024]图4示出了图3的集成电路器件的示意图。图3的横截面未示出用于光电二极管144的掺杂区域122和124a的完整范围。仅示出了用于传输栅极晶体管144,复位晶体管170和源极跟随器晶体管172的结构。本领域技术人员可以理解，读电路可以包括以已知方式连接的附加晶体管。与晶体管170和172—样，那些附加晶体管由上部半导体衬底112的半导体层156支撑。图3的像素是背侧照明类型，其中，光在下部半导体衬底114的底表面处被接收。[0025]对于本领域技术人员显然的是，在不违背本发明精神或者范围的情况下，在本发明中可以做出各种修改及变化。因此，本发明旨在于覆盖只要其在所附权利要求以及其等同方案的范围内的本发明的修改和变化。

权利要求：1.一种集成电路器件，包括：第一半导体衬底层；第一晶体管，所述第一晶体管形成于所述第一半导体衬底层之中及之上，所述第一晶体管包括由所述第一半导体衬底层中的掺杂区域形成的第一源漏；第二半导体衬底层；第一晶体管，所述第一晶体管形成在所述第二半导体衬底层之中及之上，所述第二晶体管包括由所述第二半导体衬底层中的掺杂区域形成的第二源漏；其中，所述第二半导体衬底层置于所述第一半导体衬底层之上并且通过中间绝缘层与所述第一半导体衬底层分隔开;以及第一金属布线，所述第一金属布线从与用于所述第一源漏的所述掺杂区域的电接触延伸，通过所述中间绝缘层，并且穿过用于所述第二源漏的所述掺杂区域并与之电接触。2.如权利要求1所述的集成电路器件，其中，所述第二半导体衬底层中的所述掺杂区域的厚度等于所述第二半导体衬底层的厚度。3.如权利要求2所述的集成电路器件，其中，所述第二半导体衬底层掺杂有p型掺杂剂，并且所述第二半导体衬底层中的所述掺杂区域掺杂有n型掺杂剂。4.如权利要求1所述的集成电路器件，进一步包括：第一衬底触点，所述第一衬底触点由所述第一半导体衬底层中另外的掺杂区域形成；第二衬底触点，所述第二衬底触点由所述第二半导体衬底层中另外的掺杂区域形成.以及第一金属布线，所述弟一金属布线从与用于所述第一源漏的所述另外的掺杂区域的电接触延伸，通过所述中间绝缘层，并且穿过用于所述第二衬底触点的所述另外的掺杂区域并与之电接触。5.如权利要求1所述的集成电路器件，进一步包括：第三晶体管，所述第三晶体管形成于所述第二半导体衬底层之中及之上，所述第三晶体管包括栅极电极;并且其中，所述第一金属布线进一步延伸以与所述第三晶体管的所述栅极电极进行电接触。6.如权利要求1所述的集成电路器件，其中，所述第一金属布线所穿过的所述第二半导体衬底层中的所述掺杂区域用于通过与所述第二半导体衬底层形成横向反向偏置p_n结而将所述第一金属布线与所述第二半导体衬底层电隔离。7.如权利要求1所述的集成电路器件，进一步包括在所述第二半导体衬底层之上的绝缘层，其中，所述第一金属布线完全穿过用于所述第二源漏的所述掺杂区域并且穿进所述第二半导体衬底层之上的所述绝缘层。8.—种集成电路器件，包括：第一半导体衬底层；第一晶体管，所述第一晶体管形成于所述第一半导体衬底层之中及之上，所述第一晶体管包括由所述第一半导体衬底层中的掺杂区域形成的第一源漏；弟一半导体衬底层；第二晶体管，所述第二晶体管形成在所述第二半导体衬底层之中及之上，所述第二晶体管包括由所^第二半导体衬底层中的掺杂区域形成的第二源漏；其中，所述第二半导体衬底层置于所述第一半导体衬底层之上并且通过中间绝缘层与所述第一半导体衬底层分隔开；沟槽隔离，所述沟槽隔离形成在第二半导体衬底层中，并且所述沟槽隔离的厚度等于所述第二半导体衬底层的厚度；以及第一金属布线，所述第一金属布线从与用于所述第一源漏的所述掺杂区域的电接触延伸，通过所述中间绝缘层，并且穿过所述沟槽隔离以与用于所述第二源漏的所述掺杂区域进行电接触。9.如权利要求8所述的集成电路器件，进一步包括：第一衬底触点，所述第一衬底触点由所述第一半导体衬底层中另外的掺杂区域形成；第二衬底触点，所述第二衬底触点由所述第二半导体衬底层中另外的掺杂区域形成；以及第二金属布线，所述第二金属布线从与用于所述第一源漏的所述另外的掺杂区域的电接触延伸，通过所述中间绝缘层，并且穿过用于所述第二衬底触点的所述另外的掺杂区域并与之电接触。10.—种集成电路器件，包括：第一半导体衬底层；第一晶体管，所述第一晶体管形成于所述第一半导体衬底层之中及之上，所述第一晶体管包括由所述第一半导体衬底层中的掺杂区域形成的第一源漏；第二半导体衬底层；第二晶体管，所述第二晶体管形成在所述第二半导体衬底层之中及之上，所述第二晶体管包括由所述第二半导体衬底层中的掺杂区域形成的第二源漏；其中，所述第二半导体衬底层置于所述第一半导体衬底层之上并且通过中间绝缘层与所述第一半导体衬底层分隔开;以及第一金属布线，所述第一金属布线从与用于所述第一源漏的所述掺杂区域的电接触延伸，通过所述中间绝缘层，并且穿过所述第二半导体衬底层中的电隔离结构以与用于所述第二半导体衬底层的所述掺杂区域进行电接触，所述电隔离结构的厚度等于所述第二半导体衬底层的厚度。11.如权利要求10所述的集成电路，其中，所述电隔离结构是填充有绝缘材料的沟槽隔离，所述第一金属布线穿过所述沟槽隔离，所述沟槽隔离将所述第一金属布线绝缘以免与所述第二半导体衬底层进行电接触。12.如权利要求10所述的集成电路，其中，所述电隔离结构是所述第二半导体衬底层中用于所述第二源漏的所述掺杂区域，所述第一金属布线穿过用于所述第二源漏的所述掺杂区域并与之电接触。I3•如权利要求I2所述的集成电路器件，其中，所述第二半导体衬底层掺杂有p型掺杂剂，并且所述第二半导体衬底层中的所述掺杂区域掺杂有n型掺杂剂。14.如权利要求I2所述的集成电路器件，其中，所述第一金属布线所穿过的所述第二半导体衬底层中的所述掺杂区域用于通过与所述第二半导体衬底层形成横向反向偏置p-n结而将所述第一金属布线与所述第二半导体衬底层电隔离。is•如权利要求10所述的集成电路器件，进一步包括：第一衬底触点，所述第一衬底触点由所述第一半导体衬底层中另外的掺杂区域形成；第二衬底触点，所述第二衬底触点由所述第二半导体衬底层中另外的掺杂区域形成；以及第二金属布线，所述第二金属布线从与用于所述第一源漏的所述另外的掺杂区域的电接触延伸，通过所述中间绝缘层，并且穿过用于所述第二衬底触点的所述另外的掺杂区域并与之电接触。I6•如权利要求10所述的集成电路器件，进一步包括：第三晶体管，所述第三晶体管形成于所述第二半导体衬底层之中及之上，所述第三晶体管包括栅极电极;并且其中，所述第一金属布线进一步延伸以与所述第三晶体管的所述栅极电极进行电接触。

百度查询： 意法半导体(克洛尔2)公司 堆叠半导体衬底之间的接触沟槽

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD