申请/专利权人:中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日:2020-05-15
公开(公告)日:2021-11-19
公开(公告)号:CN113675141A
主分类号:H01L21/8238(20060101)
分类号:H01L21/8238(20060101);H01L27/092(20060101)
优先权:
专利状态码:有效-授权
法律状态:2024.01.26#授权;2021.12.07#实质审查的生效;2021.11.19#公开
摘要:一种半导体结构及其形成方法,其中形成方法包括:提供衬底,衬底包括若干CMOS区,CMOS区包括NMOS区和PMOS区;在衬底上形成复合纳米片材料层;在复合纳米片材料层上依次形成第一核心材料层和第一掩膜材料层;依次刻蚀第一掩膜材料层和第一核心材料层,在NMOS区与PMOS区之间的复合纳米片材料层上形成第一核心层以及第一掩膜层;在第一核心层和第一掩膜层的侧壁上形成第一侧墙;去除第一掩膜层;以第一侧墙为掩膜,刻蚀第一核心层、复合纳米片材料层以及衬底,形成鳍部结构,在相邻所述CMOS区之间形成第一开口,在相邻NMOS区和PMOS区之间形成第二开口,第二开口的深度小于第一开口的深度。本发明提供的半导体结构的形成方法,有利于提高半导体结构的性能。
主权项:1.一种半导体结构的形成方法,其特征在于,所述形成方法包括:提供衬底,所述衬底包括若干CMOS区,所述CMOS区包括NMOS区和PMOS区;在所述衬底上形成复合纳米片材料层,所述复合纳米片材料层包括依次交替形成于所述衬底上的牺牲材料层和纳米片材料层;在所述复合纳米片材料层上形成第一核心材料层;在所述第一核心材料层上形成第一掩膜材料层;刻蚀所述第一掩膜材料层和所述第一核心材料层,在所述NMOS区与所述PMOS区之间的复合纳米片材料层上形成第一核心层以及第一掩膜层;在所述第一核心层和所述第一掩膜层的侧壁上形成第一侧墙;去除所述第一掩膜层;以所述第一侧墙为掩膜,刻蚀所述第一核心层、所述复合纳米片材料层以及所述衬底,分别在NMOS区和PMOS区的所述衬底上形成鳍部结构,在相邻所述CMOS区之间形成第一开口,在相邻所述NMOS区和所述PMOS区之间形成第二开口,所述第二开口的深度小于所述第一开口的深度。
全文数据:
权利要求:
百度查询: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。