申请/专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司

申请日：2019-02-11

公开（公告）日：2023-03-17

公开（公告）号：CN111554635B

主分类号：H01L21/8234

分类号：H01L21/8234;H01L27/088

优先权：

专利状态码：有效-授权

法律状态：2023.03.17#授权;2020.09.11#实质审查的生效;2020.08.18#公开

摘要：一种半导体结构及其形成方法，形成方法包括：提供用于形成MOS晶体管的基底，包括第一区域和第二区域，基底包括衬底以及位于衬底上分立的鳍部，第一区域的相邻鳍部和衬底之间围成第一凹槽，第二区域的相邻鳍部和衬底之间围成第二凹槽，第二凹槽的深度小于第一凹槽的深度；在鳍部露出的衬底上形成第一隔离层，第一隔离层露出第二凹槽底部；形成第一隔离层后，对第二凹槽底部进行离子掺杂处理，掺杂离子类型与MOS晶体管的导电类型相反；进行离子掺杂处理之后，在第一隔离层上形成第二隔离层，第二隔离层还位于第二凹槽内且覆盖鳍部的部分侧壁。本发明实施例有利于简化工艺流程、降低工艺成本，优化了半导体结构的电学性能。

主权项：1.一种半导体结构的形成方法，其特征在于，包括：提供用于形成MOS晶体管的基底，包括第一区域和第二区域，所述基底包括衬底以及位于所述衬底上分立的鳍部，所述第一区域的相邻鳍部和衬底之间围成第一凹槽，所述第二区域的相邻鳍部和衬底之间围成第二凹槽，所述第二凹槽的深度小于所述第一凹槽的深度；在所述鳍部露出的衬底上形成第一隔离层，所述第一隔离层露出所述第二凹槽底部；形成所述第一隔离层后，对所述第二凹槽底部进行离子掺杂处理，所述掺杂离子类型与MOS晶体管的导电类型相反；进行所述离子掺杂处理之后，在所述第一隔离层上形成第二隔离层，所述第二隔离层还位于所述第二凹槽内且覆盖所述鳍部的部分侧壁。

全文数据：

权利要求：

百度查询： 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD