申请/专利权人：上海华虹宏力半导体制造有限公司

申请日：2020-06-30

公开（公告）日：2024-03-15

公开（公告）号：CN111785634B

主分类号：H01L21/336

分类号：H01L21/336;H01L29/08;H01L29/78

优先权：

专利状态码：有效-授权

法律状态：2024.03.15#授权;2020.11.03#实质审查的生效;2020.10.16#公开

摘要：本发明公开了一种LDMOS器件，在衬底或者外延中具有体区以及漂移区；体区中包括重掺杂的掺杂区作为LDMOS器件的源区，所述漂移区中具有重掺杂的掺杂区作为LDMOS器件的漏区，所述漂移区中还具有第一阱区及第二阱区，所述第一阱区的注入范围不超过漂移区，所述第一阱区的注入深度大于漂移区；所述第二阱区，所述第二阱区的注入范围小于漂移区。本发明第一及第二阱区分别由低压CMOS的阱注入以及高压CMOS的阱注入同步注入完成，在漏端形成三次的叠加注入，提高漏端的掺杂浓度，降低器件的特征导通电阻RSP并提高击穿电压BV，本发明基于BCD工艺，在形成第一阱区及第二阱区时不需要额外的注入工艺，无需改动工艺。

主权项：1.一种LDMOS器件，在第一导电类型的衬底或者外延中具有第一导电类型的体区以及第二导电类型的漂移区；在所述第一导电类型的衬底表面还具有多晶硅栅极结构，所述多晶硅栅极结构包括栅介质层、多晶硅栅极以及栅极侧墙，所述栅介质层位于所述衬底表面，将多晶硅栅极与衬底隔离，所述侧墙位于多晶硅栅极两侧；所述多晶硅栅极结构位于所述第一导电类型的体区与第二导电类型的漂移区之间的衬底表面，且与分别位于其两侧的第一导电类型的体区和第二导电类型的漂移区均有重叠；所述多晶硅栅极下方的体区形成所述LDMOS器件的沟道区；所述第一导电类型的体区中还包括重掺杂的第二导电类型掺杂区，作为LDMOS器件的源区，所述源区位于衬底表面处；所述第二导电类型的漂移区中还具有重掺杂的第二导电类型掺杂区，作为LDMOS器件的漏区，所述漏区位于衬底表面处；所述漂移区中还具有第二导电类型的第一阱区，所述第一阱区的注入范围不超过漂移区，所述第一阱区的注入深度大于漂移区；所述体区及漂移区远离沟道区的外侧具有浅槽隔离结构；其特征在于：所述漂移区中，还具有第二导电类型的第二阱区，所述第二阱区的注入范围小于漂移区，第二阱区的深度位于漏区与漂移区之间，即第二阱区的深度超过漏区但不超过漂移区。

全文数据：

权利要求：

百度查询： 上海华虹宏力半导体制造有限公司 LDMOS器件及工艺方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD