申请/专利权人：南通尚阳通集成电路有限公司

申请日：2019-10-24

公开（公告）日：2024-04-02

公开（公告）号：CN112713184B

主分类号：H01L29/423

分类号：H01L29/423;H01L29/49;H01L29/78;H01L21/336

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2021.05.14#实质审查的生效;2021.04.27#公开

摘要：本发明公开了一种具有屏蔽栅的沟槽栅MOSFET，屏蔽栅结构包括：形成于第一沟槽中的第一氧化层、多晶硅屏蔽栅、第二氧化层和第二多晶硅层；第一沟槽形成于具有第一导电类型掺杂的第一外延层中；多晶硅屏蔽栅为第二导电类型重掺杂并连接到源极；多晶硅屏蔽栅侧面覆盖漂移区并形成对漂移区进行横向耗尽的电荷平衡结构；第二多晶硅层的顶部连接到调节电极，第二多晶硅层、第二氧化层和多晶硅屏蔽栅形成第一MOS结构，通过调节电极加调节电压并通过第一MOS结构调节多晶硅屏蔽栅内部的载流子密度。本发明公开了一种具有屏蔽栅的沟槽栅MOSFET的制造方法。本发明能调节器件的Qoss，从而能调节器件的开关损耗，使器件适应于不同应用。

主权项：1.一种具有屏蔽栅的沟槽栅MOSFET，其特征在于，屏蔽栅结构包括：形成于第一沟槽中的第一氧化层、多晶硅屏蔽栅、第二氧化层和第二多晶硅层；所述第一沟槽形成于具有第一导电类型掺杂的第一外延层中，所述第一外延层形成于半导体衬底表面；所述第一氧化层形成于所述第一沟槽的底部表面和侧面，所述多晶硅屏蔽栅形成在所述第一氧化层表面，所述第二氧化层形成在所述多晶硅屏蔽栅表面，所述第二多晶硅层形成在所述第二氧化层的表面；所述多晶硅屏蔽栅为第二导电类型重掺杂，所述多晶硅屏蔽栅连接到由正面金属层组成的源极；在所述第一外延层的表面区域中形成有由第二导电类型阱组成的沟道区，由所述沟道区底部的所述第一外延层组成漂移区；所述多晶硅屏蔽栅侧面覆盖所述漂移区并形成对所述漂移区进行横向耗尽的电荷平衡结构；所述第二多晶硅层的顶部连接到由正面金属层组成的调节电极，所述第二多晶硅层、所述第二氧化层和所述多晶硅屏蔽栅形成第一MOS结构，通过所述调节电极上设置的调节电压并通过所述第一MOS结构调节所述多晶硅屏蔽栅内部的载流子密度，并从而控制器件的输出电荷，降低器件的开关损耗。

全文数据：

权利要求：

百度查询： 南通尚阳通集成电路有限公司 具有屏蔽栅的沟槽栅MOSFET及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD