申请/专利权人：深圳天狼芯半导体有限公司

申请日：2024-02-22

公开（公告）日：2024-04-09

公开（公告）号：CN117855282A

主分类号：H01L29/78

分类号：H01L29/78;H01L29/423;H01L29/06;H01L21/336

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本申请属于功率器件技术领域，提供了一种低压屏蔽栅MOSFET及其制备方法、芯片，在衬底层的正面形成凹形结构的N型漂移区，N型漂移区的凹槽内形成多晶硅掺杂层和栅极多晶硅层，栅极多晶硅层位于多晶硅掺杂层的上方，且栅极介质层分别包裹多晶硅掺杂层和栅极多晶硅层，多晶硅掺杂层包括一个或者多个P型多晶硅掺杂区和一个或者多个N型多晶硅掺杂区，通过P型多晶硅掺杂区和N型多晶硅掺杂区交替设置，通过形成NPN型的多晶硅掺杂层，并结合P型屏蔽区形成多个串联的电容，大大降低器件的源漏间电容。

主权项：1.一种低压屏蔽栅MOSFET，其特征在于，所述低压屏蔽栅MOSFET包括：衬底层和漏极层，所述漏极层形成于所述衬底层的背面；缓冲层、N型漂移区，所述缓冲层形成于所述N型漂移区与所述衬底层的正面之间；其中，所述N型漂移区为凹形结构；栅极介质层，形成于所述N型漂移区的凹槽底部以及凹槽内壁；多晶硅掺杂层和栅极多晶硅层，形成于所述栅极介质层内，所述栅极多晶硅层位于所述多晶硅掺杂层的上方，且所述栅极介质层分别包裹所述多晶硅掺杂层和所述栅极多晶硅层；其中，所述多晶硅掺杂层包括一个或者多个P型多晶硅掺杂区和一个或者多个N型多晶硅掺杂区，所述P型多晶硅掺杂区和所述N型多晶硅掺杂区交替设置；P型屏蔽区，形成于所述栅极介质层的下方，且与所述栅极介质层接触；第一P型基区、第二P型基区，形成于所述栅极多晶硅层的两侧，且所述第一P型基区和所述第二P型基区与所述栅极介质层接触；第一N型源区、第二N型源区，形成于所述栅极介质层的两侧，其中，所述第一N型源区形成于所述第一P型基区上，所述第二N型源区形成于所述第二P型基区上；第一P型重掺杂区和第二P型重掺杂区，所述第一P型重掺杂区与所述第一N型源区接触，所述第二P型重掺杂区与所述第二N型源区接触；源极层，形成于所述第一N型源区、所述第二N型源区、所述第一P型重掺杂区和所述第二P型重掺杂区上，且所述源极层与所述多晶硅掺杂层连接。

全文数据：

权利要求：

百度查询： 深圳天狼芯半导体有限公司 低压屏蔽栅MOSFET及其制备方法、芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD