申请/专利权人:意法半导体有限公司;意法半导体(克洛尔2)公司;意法半导体国际有限公司
申请日:2023-07-06
公开(公告)日:2024-04-12
公开(公告)号:CN220776394U
主分类号:H10B10/00
分类号:H10B10/00;H01L29/423;H01L29/45;H01L27/092
优先权:["20220706 FR 2206897","20230705 US 18/347,435"]
专利状态码:有效-授权
法律状态:2024.04.12#授权
摘要:本公开涉及一种半导体器件。根据本公开的半导体器件,包括:载体衬底;掩埋介电区,覆盖载体衬底;半导体膜,通过掩埋介电区与载体衬底分隔;以及NMOS晶体管和PMOS晶体管,设置在半导体膜的表面处并且耦合在一起以形成静态随机存取存储器SRAM单元,NMOS晶体管和PMOS晶体管各自包括厚度大于3纳米的栅极介电层和半导体膜中的有源区。利用本公开的实施例有利地允许在NMOS和PMOS晶体管上独立地施加逆反向偏置。
主权项:1.一种半导体器件,其特征在于,包括:载体衬底;掩埋介电区,覆盖所述载体衬底;半导体膜,通过所述掩埋介电区与所述载体衬底分隔;以及NMOS晶体管和PMOS晶体管,设置在所述半导体膜的表面处并且耦合在一起以形成静态随机存取存储器SRAM单元,所述NMOS晶体管和所述PMOS晶体管各自包括厚度大于3纳米的栅极介电层和所述半导体膜中的有源区。
全文数据:
权利要求:
百度查询: 意法半导体有限公司;意法半导体(克洛尔2)公司;意法半导体国际有限公司 半导体器件
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。