申请/专利权人：英诺赛科(苏州)半导体有限公司

申请日：2024-03-14

公开（公告）日：2024-04-16

公开（公告）号：CN117894835A

主分类号：H01L29/778

分类号：H01L29/778;H01L23/31;H01L29/06;H01L29/423;H01L21/56;H01L21/335;H01L21/28

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.03#实质审查的生效;2024.04.16#公开

摘要：本发明公开了一种氮化镓半导体器件以及制备方法。该氮化镓半导体器件，包括：衬底；沟道层，沟道层位于衬底的一侧；势垒层，势垒层位于沟道层远离衬底的一侧；栅极结构，栅极结构包括掺杂的Ⅲ‑Ⅴ族半导体层和栅极；第一绝缘介质层，第一绝缘介质层覆盖栅极的侧面、栅极远离掺杂的Ⅲ‑Ⅴ族半导体层的表面以及掺杂的Ⅲ‑Ⅴ族半导体层远离势垒层的表面；应力层，应力层覆盖势垒层远离沟道层的表面以及第一绝缘介质层远离栅极的表面侧；势垒层远离沟道层的表面掺杂有电负性原子。本发明实施例提供的技术方案降低了栅极的漏电流，并且改善了沟道区处的势垒层的表面态，提高了沟道区的二维电子气的浓度。

主权项：1.一种氮化镓半导体器件，其特征在于，包括：衬底；沟道层，所述沟道层位于所述衬底的一侧；势垒层，所述势垒层位于所述沟道层远离所述衬底的一侧；栅极结构，所述栅极结构包括掺杂的Ⅲ-Ⅴ族半导体层和栅极，所述掺杂的Ⅲ-Ⅴ族半导体层位于所述势垒层远离所述沟道层的表面，所述栅极位于所述掺杂的Ⅲ-Ⅴ族半导体层远离所述势垒层的表面，所述栅极在所述衬底的正投影覆盖部分所述掺杂的Ⅲ-Ⅴ族半导体层在所述衬底的正投影；第一绝缘介质层，所述第一绝缘介质层覆盖所述栅极的侧面、所述栅极远离所述掺杂的Ⅲ-Ⅴ族半导体层的表面以及所述掺杂的Ⅲ-Ⅴ族半导体层远离所述势垒层的表面；源极，所述源极位于所述势垒层远离所述沟道层的表面；漏极，所述漏极位于所述势垒层远离所述沟道层的表面；应力层，所述应力层覆盖所述势垒层远离所述沟道层的表面以及所述第一绝缘介质层远离所述栅极的表面侧；所述势垒层远离所述沟道层的表面掺杂有电负性原子，其中，掺杂有电负性原子的势垒层在所述衬底的正投影与所述栅极在所述衬底的正投影无交叠，所述电负性原子的电负性大于或等于硫原子的电负性，且小于或等于氟原子的电负性。

全文数据：

权利要求：

百度查询： 英诺赛科(苏州)半导体有限公司 一种氮化镓半导体器件以及制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD