申请/专利权人：窦祥峰

申请日：2019-04-23

公开（公告）日：2024-04-16

公开（公告）号：CN109962101B

主分类号：H01L29/06

分类号：H01L29/06;H01L29/417;H01L29/45;H01L23/29;H01L23/31;H01L29/778

优先权：

专利状态码：有效-授权

法律状态：2024.04.16#授权;2019.07.26#实质审查的生效;2019.07.02#公开

摘要：本发明公开了一种氮化镓MISHEMT功率器件的结构，包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，还有高阻区、钛铝合金欧姆沟道、镍金导电区、第一氮化硅穿透涂层、第一钛金导电涂层、第二氮化硅穿透涂层、第二钛金导电涂层、第三氮化硅穿透涂层、源极、栅极、漏极；所述硅基层由低阻硅材料制成；所述氮化镓电路层是外延层；所述的氮化镓MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。该结构的氮化镓MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。

主权项：1.一种氮化镓MISHEMT功率器件的结构，其特征在于：包括从下至上依次结合在一起的硅基层1、氮化镓电路层2、氮化镓势垒层3、氮化硅介质层4，所述氮化硅介质层4有两个沟槽，两个所述沟槽将所述氮化硅介质层4分为三段，第一段所述氮化硅介质层4的面积小于第二段所述氮化硅介质层4的面积，第二段所述氮化硅介质层4的面积小于第三段所述氮化硅介质层4的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道6，所述氮化镓电路层2的左侧上部、所述氮化镓势垒层3的左侧、第一段所述氮化硅介质层4的左侧通过离子注入隔离硅场氧工艺形成高阻区5，所述氮化镓电路层2的右侧上部、所述氮化镓势垒层3的右侧、第三段所述氮化硅介质层4的右侧通过离子注入隔离硅场氧工艺形成高阻区5，第二段所述氮化硅介质层4的上面中部偏左设置有镍金导电区7，始于所述高阻区5的左侧上面止于第三段所述氮化硅介质层4的右侧上面涂覆有第一氮化硅穿透涂层8，所述第一氮化硅穿透涂层8位于两个所述钛铝合金欧姆沟道6的上面中部处于断开状态使所述第一氮化硅穿透涂层8分为三段，第一段所述第一氮化硅穿透涂层8的左侧上面有一个直角缺口，第二段所述第一氮化硅穿透涂层8的上面有两个凹槽，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道6和所述镍金导电区7之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道6和所述镍金导电区7之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层8的右侧上面有一个直角缺口，始于第一段所述第一氮化硅穿透涂层8左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层8右侧上面的直角缺口内涂覆有第一钛金导电涂层9，所述第一钛金导电涂层9位于第二段所述第一氮化硅穿透涂层8右侧所述凹槽内的中部处于断开状态使所述第一钛金导电涂层9分为两段，第一段所述第一钛金导电涂层9的左侧上面有一个直角缺口，第一段所述第一钛金导电涂层9的中部有两个凹槽，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层8和第二段所述第一氮化硅穿透涂层8之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层8左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛金导电涂层9的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层8和第三段所述第一氮化硅穿透涂层8之间的上方，始于第一段所述第一氮化硅穿透涂层8的左侧止于第三段所述第一氮化硅穿透涂层8的右侧涂覆有第二氮化硅穿透涂层10，所述第二氮化硅穿透涂层10位于第一段所述第一钛金导电涂层9的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层10位于第二段所述第一钛金导电涂层9凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层10分为三段，第二段所述第二氮化硅穿透涂层10的中部有两个凹槽，左侧所述凹槽位于第一段所述第一钛金导电涂层9的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛金导电涂层9和第二段所述第一钛金导电涂层9之间的上方，始于第一段所述第二氮化硅穿透涂层10左侧偏右止于第三段所述第二氮化硅穿透涂层10右侧偏右涂覆有第二钛金导电涂层11，所述第二钛金导电涂层11位于第二段所述第二氮化硅穿透涂层10右侧所述凹槽内的中部处于断开状态使所述第二钛金导电涂层11分为两段，第一段所述第二钛金导电涂层11的左侧上面有一个直角缺口，所述直角缺口的根部向下延伸形成凹槽，第一段所述第二钛金导电涂层11的右侧上面有一个直角缺口，第二段所述第二钛金导电涂层11的右侧上面有一个直角缺口，第二段所述第二钛金导电涂层11的右部是漏极D，始于第一段所述第二氮化硅穿透涂层10左侧的上面止于右侧的所述高阻区5右侧涂覆有第三氮化硅穿透涂层12，所述第三氮化硅穿透涂层12开有三个沟槽，三个所述沟槽将所述第三氮化硅穿透涂层12分为四段，第二段所述第三氮化硅穿透涂层12右侧的上面有一个直角缺口，第四个所述第三氮化硅穿透涂层12右侧的上面有一个直角缺口；所述硅基层1的厚度为200nm；所述氮化镓电路层2的厚度为200nm；所述氮化镓势垒层3的厚度为75nm；所述氮化硅介质层4的厚度为200nm；两个所述沟槽的槽宽相同；两个所述沟槽的槽宽为200nm；钛铝合金欧姆沟道6的横截面形状呈“凹”字形；所述“凹”字形的两臂上部分别向外弯折九十度；左侧的所述高阻区5的小于所述右侧的所述高阻区5；所述镍金导电区7包括下金层和上镍层；所述下金层的厚度为200nm；所述上镍层的厚度为45nm；所述第一氮化硅穿透涂层8的平均厚度为200nm；第一钛金导电涂层9包括下金涂层和上钛涂层；所述下金涂层的平均厚度为460nm；所述上钛涂层的平均厚度为400nm；所述第二氮化硅穿透涂层10的平均厚度为400nm；所述第二钛金导电涂层11包括下金涂层和上钛涂层；所述下金涂层的平均厚度为1900nm；所述上钛涂层的平均厚度为100nm；所述第三氮化硅穿透涂层12的平均厚度为400nm；所述硅基层1由低阻硅材料制成；所述氮化镓电路层2是外延层；所述的氮化镓MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。

全文数据：一种氮化鎵MISHEMT功率器件的结构技术领域本发明涉及一种功率器件的结构，尤其涉及一种氮化鎵MISHEMT功率器件的结构。背景技术传统硅器件抗辐照能力低，在关态时的泄漏电流高，静态功耗高，辐照情况的失效概率高，承受的击穿电压低。发明内容本发明要解决的技术问题是提供一种氮化鎵MISHEMT功率器件的结构，该结构的氮化鎵MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。为了解决上述技术问题，本发明提供了一种氮化鎵MISHEMT功率器件的结构，包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，所述氮化硅介质层有两个沟槽左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽，两个所述沟槽将所述氮化硅介质层分为三段，第一段所述氮化硅介质层的面积小于第二段所述氮化硅介质层的面积，第二段所述氮化硅介质层的面积小于第三段所述氮化硅介质层的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道，所述氮化镓电路层的左侧上部、所述氮化镓势垒层的左侧、第一段所述氮化硅介质层的左侧通过离子注入隔离硅常氧工艺形成高阻区，所述氮化镓电路层的右侧上部、所述氮化镓势垒层的右侧、第三段所述氮化硅介质层的右侧通过离子注入隔离硅常氧工艺形成高阻区，第二段所述氮化硅介质层的上面中部偏左设置有镍金导电区，始于所述高阻区的左侧上面止于第三段所述氮化硅介质层的右侧上面涂覆有第一氮化硅穿透涂层，所述第一氮化硅穿透涂层位于两个所述钛铝合金欧姆沟道的上面中部处于断开状态使所述第一氮化硅穿透涂层分为三段，第一段所述第一氮化硅穿透涂层的左侧上面有一个直角缺口直角缺口是SiN掩模直角缺口。氮化硅SiN钝化的技术可以有效抑制GaN表面陷阱，并实现了大于40％的功率附加效率。，第二段所述第一氮化硅穿透涂层的上面有两个凹槽左侧的沟槽是TiAu源极接触电极沟槽，提高欧姆的接触性能；右侧的沟槽是TiAu漏极接触电极，提高欧姆的接触性能，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道和所述镍金导电区之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道和所述镍金导电区之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层的右侧上面有一个直角缺口该直角缺口是SiN掩模直角缺口，始于第一段所述第一氮化硅穿透涂层左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层右侧上面的直角缺口内涂覆有第一钛金导电涂层，所述第一钛金导电涂层位于第二段所述第一氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第一钛金导电涂层分为两段，第一段所述第一钛金导电涂层的左侧上面有一个直角缺口该直角缺口是SiN掩模直角缺口，第一段所述第一钛金导电涂层的中部有两个凹槽左侧的凹槽是金属层SiN源极掩模凹槽，右侧的凹槽是金属层SiN漏极掩模凹槽，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层和第二段所述第一氮化硅穿透涂层之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛金导电涂层的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层和第三段所述第一氮化硅穿透涂层之间的上方，始于第一段所述第一氮化硅穿透涂层的左侧止于第三段所述第一氮化硅穿透涂层的右侧涂覆有第二氮化硅穿透涂层，所述第二氮化硅穿透涂层位于第一段所述第一钛金导电涂层的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层位于第二段所述第一钛金导电涂层凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层分为三段，第二段所述第二氮化硅穿透涂层的中部有两个凹槽左侧的凹槽是SiN源极掩模凹槽，右侧的凹槽是SiN漏极掩模凹槽，左侧所述凹槽位于第一段所述第一钛金导电涂层的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛金导电涂层和第二段所述第一钛金导电涂层之间的上方，始于第一段所述第二氮化硅穿透涂层左侧偏右止于第三段所述第二氮化硅穿透涂层右侧偏右涂覆有第二钛金导电涂层，所述第二钛金导电涂层位于第二段所述第二氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第二钛金导电涂层分为两段，第一段所述第二钛金导电涂层的左侧上面有一个直角缺口该直角缺口是金属层TiAu源极接触电极直角缺口，所述直角缺口的根部向下延伸形成凹槽该凹槽是金属层TiAu漏极掩模凹槽，第一段所述第二钛金导电涂层的右侧上面有一个直角缺口该直角缺口是金属层TiAu漏级接触电极直角缺口，第一段所述第二钛金导电涂层的左部是源极Source，第一段所述第二钛金导电涂层的右部是栅极Gate，第二段所述第二钛金导电涂层的右侧上面有一个直角缺口该直角缺口是金属层TiAu漏极接触电极直角缺口，第二段所述第二钛金导电涂层的右部是漏极Drain始于第一段所述第二氮化硅穿透涂层左侧的上面止于右侧的所述高阻区右侧涂覆有第三氮化硅穿透涂层，所述第三氮化硅穿透涂层开有三个沟槽左侧的沟槽是Contact层源极掩模沟槽，中部的沟槽是Contact层珊极掩模沟槽，右侧的沟槽是Contact层漏极掩模沟槽，三个所述沟槽将所述第三氮化硅穿透涂层分为四段，第二段所述第三氮化硅穿透涂层右侧的上面有一个直角缺口该直角缺口是源极珊极直角缺口，第四个所述第三氮化硅穿透涂层右侧的上面有一个直角缺口该直角缺口是珊极漏极直角缺口。所述硅基层的厚度为200nm；所述化镓电路层的厚度为200nm；所述氮化镓势垒层的厚度为75nm；所述氮化硅介质层的厚度为200nm；两个所述沟槽的槽宽相同；两个所述沟槽的槽宽为200nm；钛铝合金欧姆沟道的横截面形状呈“凹”字形；所述“凹”字形的两臂上部分别向外弯折九十度；左侧的所述高阻区小于所述右侧的所述高阻区；所述镍金导电区包括下金层和上镍层；所述下金层的厚度为200nm；所述上镍层的厚度为45nm；所述第一氮化硅穿透涂层的平均厚度为200nm；第一钛金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为460nm；所述上钛涂层的平均厚度为400nm；所述第二氮化硅穿透涂层的平均厚度为400nm；所述第二钛金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为1900nm；所述上钛涂层的平均厚度为100nm；所述第三氮化硅穿透涂层12的平均厚度为400nm。所述硅基层由低阻硅材料制成；所述氮化镓电路层是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。本发明的氮化鎵MISHEMT功率器件的结构与现有技术相比具有以下有益效果。1、本技术方案由于采用了包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，所述氮化硅介质层有两个沟槽左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽，两个所述沟槽将所述氮化硅介质层分为三段，第一段所述氮化硅介质层的面积小于第二段所述氮化硅介质层的面积，第二段所述氮化硅介质层的面积小于第三段所述氮化硅介质层的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道，所述氮化镓电路层的左侧上部、所述氮化镓势垒层的左侧、第一段所述氮化硅介质层的左侧通过离子注入隔离硅常氧工艺形成高阻区，所述氮化镓电路层的右侧上部、所述氮化镓势垒层的右侧、第三段所述氮化硅介质层的右侧通过离子注入隔离硅常氧工艺形成高阻区，第二段所述氮化硅介质层的上面中部偏左设置有镍金导电区，始于所述高阻区的左侧上面止于第三段所述氮化硅介质层的右侧上面涂覆有第一氮化硅穿透涂层，所述第一氮化硅穿透涂层位于两个所述钛铝合金欧姆沟道的上面中部处于断开状态使所述第一氮化硅穿透涂层分为三段，第一段所述第一氮化硅穿透涂层的左侧上面有一个直角缺口直角缺口是SiN掩模直角缺口。氮化硅SiN钝化的技术可以有效抑制GaN表面陷阱，并实现了大于40％的功率附加效率。，第二段所述第一氮化硅穿透涂层的上面有两个凹槽左侧的沟槽是TiAu源极接触电极沟槽，提高欧姆的接触性能；右侧的沟槽是TiAu漏极接触电极，提高欧姆的接触性能，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道和所述镍金导电区之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道和所述镍金导电区之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层的右侧上面有一个直角缺口该直角缺口是SiN掩模直角缺口，始于第一段所述第一氮化硅穿透涂层左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层右侧上面的直角缺口内涂覆有第一钛金导电涂层，所述第一钛金导电涂层位于第二段所述第一氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第一钛金导电涂层分为两段，第一段所述第一钛金导电涂层的左侧上面有一个直角缺口该直角缺口是SiN掩模直角缺口，第一段所述第一钛金导电涂层的中部有两个凹槽左侧的凹槽是金属层SiN源极掩模凹槽，右侧的凹槽是金属层SiN漏极掩模凹槽，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层和第二段所述第一氮化硅穿透涂层之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛金导电涂层的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层和第三段所述第一氮化硅穿透涂层之间的上方，始于第一段所述第一氮化硅穿透涂层的左侧止于第三段所述第一氮化硅穿透涂层的右侧涂覆有第二氮化硅穿透涂层，所述第二氮化硅穿透涂层位于第一段所述第一钛金导电涂层的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层位于第二段所述第一钛金导电涂层凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层分为三段，第二段所述第二氮化硅穿透涂层的中部有两个凹槽左侧的凹槽是SiN源极掩模凹槽，右侧的凹槽是SiN漏极掩模凹槽，左侧所述凹槽位于第一段所述第一钛金导电涂层的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛金导电涂层和第二段所述第一钛金导电涂层之间的上方，始于第一段所述第二氮化硅穿透涂层左侧偏右止于第三段所述第二氮化硅穿透涂层右侧偏右涂覆有第二钛金导电涂层，所述第二钛金导电涂层位于第二段所述第二氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第二钛金导电涂层分为两段，第一段所述第二钛金导电涂层的左侧上面有一个直角缺口该直角缺口是金属层TiAu源极接触电极直角缺口，所述直角缺口的根部向下延伸形成凹槽该凹槽是金属层TiAu漏极掩模凹槽，第一段所述第二钛金导电涂层的右侧上面有一个直角缺口该直角缺口是金属层TiAu漏级接触电极直角缺口，第一段所述第二钛金导电涂层的左部是源极S，第一段所述第二钛金导电涂层的右部是栅极G，第二段所述第二钛金导电涂层的右侧上面有一个直角缺口该直角缺口是金属层TiAu漏极接触电极直角缺口，第二段所述第二钛金导电涂层的右部是漏极D，始于第一段所述第二氮化硅穿透涂层左侧的上面止于右侧的所述高阻区右侧涂覆有第三氮化硅穿透涂层，所述第三氮化硅穿透涂层开有三个沟槽左侧的沟槽是Contact层源极掩模沟槽，中部的沟槽是Contact层珊极掩模沟槽，右侧的沟槽是Contact层漏极掩模沟槽，三个所述沟槽将所述第三氮化硅穿透涂层分为四段，第二段所述第三氮化硅穿透涂层右侧的上面有一个直角缺口该直角缺口是源极珊极直角缺口，第四个所述第三氮化硅穿透涂层右侧的上面有一个直角缺口该直角缺口是珊极漏极直角缺口的技术手段，通过大量的实验证明，氮化鎵器件相比于传统Si器件具备更强的抗辐照能力。因为GaNHEMT器件不需要掺杂就能形成高密度的二维电子气，因此器件内部的缺陷密度较低，在辐照下器件失效的概率较低；GaN器件的本征载流子浓度低，器件在关态时的泄漏电流低，静态功耗低，辐照情况的的失效概率低；GaN材料的禁带宽度高，承受的击穿电压高，抗辐照能力更强。所以，该结构的氮化鎵MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。2、本技术方案由于采用了所述硅基层的厚度为200nm；所述化镓电路层的厚度为200nm；所述氮化镓势垒层的厚度为75nm；所述氮化硅介质层的厚度为200nm；两个所述沟槽的槽宽相同；两个所述沟槽的槽宽为200nm；钛铝合金欧姆沟道的横截面形状呈“凹”字形；所述“凹”字形的两臂上部分别向外弯折九十度；左侧的所述高阻区小于所述右侧的所述高阻区；所述镍金导电区包括下金层和上镍层；所述下金层的厚度为200nm；所述上镍层的厚度为45nm；所述第一氮化硅穿透涂层的平均厚度为200nm；第一钛金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为460nm；所述上钛涂层的平均厚度为400nm；所述第二氮化硅穿透涂层的平均厚度为400nm；所述第二钛金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为1900nm；所述上钛涂层的平均厚度为100nm；所述第三氮化硅穿透涂层12的平均厚度为400nm的技术手段，所以，该结构的氮化鎵MISHEMT功率器件抗辐照能力更高，在关态时的泄漏电流更低，静态功耗更低，辐照情况的失效概率更低，承受的击穿电压更高，可以做为航天级DCDC电源应用，该器件功耗小，外围器件少，转换效率高。3、本技术方案由于采用了所述硅基层由低阻硅材料制成；所述氮化镓电路层是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管的技术手段，所以，可大大延长该结构的氮化鎵MISHEMT功率器件的使用寿命，该结构的氮化鎵MISHEMT功率器件的电气性能：管子输出电流20A安培；输入端为栅极控制，输出端为漏极输出电流；器件开启电压，即栅极上方偏置大于-8V伏特，漏极电压偏置大于10V，漏极即可输出820A电流；器件击穿电压，当器件处于关态时，及栅极偏置小于-8V，器件处于关断状态，漏极电压可达到600V以上，即器件的击穿电压；氮化鎵电学指标应用电压范围为200～1500V，电流范围20～100A，阈值电压1.5～2.5V，导通电阻小于50mΩ，基于Si-MOS的cascode结构；N型GaN栅极的GaNHEMT结构；PAD面积小，寄生电容小，Drain漏级面积大，可以承受的电流更大，SD源漏级距离近，内阻小50豪欧。附图说明下面结合附图和具体实施方式对本发明的氮化鎵MISHEMT功率器件的结构作进一步的详细描述。图1是在生产本发明氮化鎵MISHEMT功率器件完成第一步工序后的截面结构示意图。图2是在生产本发明氮化鎵MISHEMT功率器件完成第二步工序后的截面结构示意图。图3是在生产本发明氮化鎵MISHEMT功率器件完成第三步工序后的截面结构示意图。图4是在生产本发明氮化鎵MISHEMT功率器件完成第四步工序后的截面结构示意图。图5是在生产本发明氮化鎵MISHEMT功率器件完成第五步工序后的截面结构示意图。图6是在生产本发明氮化鎵MISHEMT功率器件完成第六步工序后的截面结构示意图。图7是在生产本发明氮化鎵MISHEMT功率器件完成第七步工序后的截面结构示意图。图8是在生产本发明氮化鎵MISHEMT功率器件完成第八步工序后的截面结构示意图。图9是本发明氮化鎵MISHEMT功率器件的伏安转移特性曲线示意图。附图标记说明如下。1～硅基层；2～氮化镓电路层；3～氮化镓势垒层；4～氮化硅介质层；5～高阻区；6～钛铝合金欧姆沟道；7～镍金导电区；8～第一氮化硅穿透涂层；9～第一钛金导电涂层；10～第二氮化硅穿透涂层；11～第二钛金导电涂层；12～第三氮化硅穿透涂层；S～源极；G～栅极；D～漏极。具体实施方式如图1至图8所示，本实施方式提供了一种氮化鎵MISHEMT功率器件的结构，包括从下至上依次结合在一起的硅基层1、氮化镓电路层2、氮化镓势垒层3、氮化硅介质层4。所述氮化硅介质层4有两个沟槽左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽，两个所述沟槽将所述氮化硅介质层4分为三段，第一段所述氮化硅介质层4的面积小于第二段所述氮化硅介质层4的面积，第二段所述氮化硅介质层4的面积小于第三段所述氮化硅介质层4的面积。两个所述沟槽内分别设置有钛铝合金欧姆沟道6。所述氮化镓电路层2的左侧上部、所述氮化镓势垒层3的左侧、第一段所述氮化硅介质层4的左侧通过离子注入隔离硅常氧工艺形成高阻区5，所述氮化镓电路层2的右侧上部、所述氮化镓势垒层3的右侧、第三段所述氮化硅介质层4的右侧通过离子注入隔离硅常氧工艺形成高阻区5。第二段所述氮化硅介质层4的上面中部偏左设置有镍金导电区7。始于所述高阻区5的左侧上面止于第三段所述氮化硅介质层4的右侧上面涂覆有第一氮化硅穿透涂层8，所述第一氮化硅穿透涂层8位于两个所述钛铝合金欧姆沟道6的上面中部处于断开状态使所述第一氮化硅穿透涂层8分为三段，第一段所述第一氮化硅穿透涂层8的左侧上面有一个直角缺口直角缺口是SiN掩模直角缺口。氮化硅SiN钝化的技术可以有效抑制GaN表面陷阱，并实现了大于40％的功率附加效率。，第二段所述第一氮化硅穿透涂层8的上面有两个凹槽左侧的沟槽是TiAu源极接触电极沟槽，提高欧姆的接触性能；右侧的沟槽是TiAu漏极接触电极，提高欧姆的接触性能，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道6和所述镍金导电区7之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道6和所述镍金导电区7之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层8的右侧上面有一个直角缺口该直角缺口是SiN掩模直角缺口。始于第一段所述第一氮化硅穿透涂层8左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层8右侧上面的直角缺口内涂覆有第一钛金导电涂层9，所述第一钛金导电涂层9位于第二段所述第一氮化硅穿透涂层8右侧所述凹槽内的中部处于断开状态使所述第一钛金导电涂层9分为两段，第一段所述第一钛金导电涂层9的左侧上面有一个直角缺口该直角缺口是SiN掩模直角缺口，第一段所述第一钛金导电涂层9的中部有两个凹槽左侧的凹槽是金属层SiN源极掩模凹槽，右侧的凹槽是金属层SiN漏极掩模凹槽，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层8和第二段所述第一氮化硅穿透涂层8之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层8左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛金导电涂层9的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层8和第三段所述第一氮化硅穿透涂层8之间的上方。始于第一段所述第一氮化硅穿透涂层8的左侧止于第三段所述第一氮化硅穿透涂层8的右侧涂覆有第二氮化硅穿透涂层10，所述第二氮化硅穿透涂层10位于第一段所述第一钛金导电涂层9的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层10位于第二段所述第一钛金导电涂层9凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层10分为三段，第二段所述第二氮化硅穿透涂层10的中部有两个凹槽左侧的凹槽是SiN源极掩模凹槽，右侧的凹槽是SiN漏极掩模凹槽，左侧所述凹槽位于第一段所述第一钛金导电涂层9的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛金导电涂层9和第二段所述第一钛金导电涂层9之间的上方。始于第一段所述第二氮化硅穿透涂层10左侧偏右止于第三段所述第二氮化硅穿透涂层10右侧偏右涂覆有第二钛金导电涂层11，所述第二钛金导电涂层11位于第二段所述第二氮化硅穿透涂层10右侧所述凹槽内的中部处于断开状态使所述第二钛金导电涂层11分为两段，第一段所述第二钛金导电涂层11的左侧上面有一个直角缺口该直角缺口是金属层TiAu源极接触电极直角缺口，所述直角缺口的根部向下延伸形成凹槽该凹槽是金属层TiAu漏极掩模凹槽，第一段所述第二钛金导电涂层11的右侧上面有一个直角缺口该直角缺口是金属层TiAu漏级接触电极直角缺口，第一段所述第二钛金导电涂层11的左部是源极S，第一段所述第二钛金导电涂层11的右部是栅极G，第二段所述第二钛金导电涂层11的右侧上面有一个直角缺口该直角缺口是金属层TiAu漏极接触电极直角缺口，第二段所述第二钛金导电涂层11的右部是漏极D。始于第一段所述第二氮化硅穿透涂层10左侧的上面止于右侧的所述高阻区5右侧涂覆有第三氮化硅穿透涂层12，所述第三氮化硅穿透涂层12开有三个沟槽左侧的沟槽是Contact层源极掩模沟槽，中部的沟槽是Contact层珊极掩模沟槽，右侧的沟槽是Contact层漏极掩模沟槽，三个所述沟槽将所述第三氮化硅穿透涂层12分为四段，第二段所述第三氮化硅穿透涂层12右侧的上面有一个直角缺口该直角缺口是源极珊极直角缺口，第四个所述第三氮化硅穿透涂层12右侧的上面有一个直角缺口该直角缺口是珊极漏极直角缺口。本实施方式由于采用了包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，所述氮化硅介质层有两个沟槽左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽，两个所述沟槽将所述氮化硅介质层分为三段，第一段所述氮化硅介质层的面积小于第二段所述氮化硅介质层的面积，第二段所述氮化硅介质层的面积小于第三段所述氮化硅介质层的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道，所述氮化镓电路层的左侧上部、所述氮化镓势垒层的左侧、第一段所述氮化硅介质层的左侧通过离子注入隔离硅常氧工艺形成高阻区，所述氮化镓电路层的右侧上部、所述氮化镓势垒层的右侧、第三段所述氮化硅介质层的右侧通过离子注入隔离硅常氧工艺形成高阻区，第二段所述氮化硅介质层的上面中部偏左设置有镍金导电区，始于所述高阻区的左侧上面止于第三段所述氮化硅介质层的右侧上面涂覆有第一氮化硅穿透涂层，所述第一氮化硅穿透涂层位于两个所述钛铝合金欧姆沟道的上面中部处于断开状态使所述第一氮化硅穿透涂层分为三段，第一段所述第一氮化硅穿透涂层的左侧上面有一个直角缺口直角缺口是SiN掩模直角缺口。氮化硅SiN钝化的技术可以有效抑制GaN表面陷阱，并实现了大于40％的功率附加效率。，第二段所述第一氮化硅穿透涂层的上面有两个凹槽左侧的沟槽是TiAu源极接触电极沟槽，提高欧姆的接触性能；右侧的沟槽是TiAu漏极接触电极，提高欧姆的接触性能，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道和所述镍金导电区之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道和所述镍金导电区之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层的右侧上面有一个直角缺口该直角缺口是SiN掩模直角缺口，始于第一段所述第一氮化硅穿透涂层左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层右侧上面的直角缺口内涂覆有第一钛金导电涂层，所述第一钛金导电涂层位于第二段所述第一氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第一钛金导电涂层分为两段，第一段所述第一钛金导电涂层的左侧上面有一个直角缺口该直角缺口是SiN掩模直角缺口，第一段所述第一钛金导电涂层的中部有两个凹槽左侧的凹槽是金属层SiN源极掩模凹槽，右侧的凹槽是金属层SiN漏极掩模凹槽，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层和第二段所述第一氮化硅穿透涂层之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛金导电涂层的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层和第三段所述第一氮化硅穿透涂层之间的上方，始于第一段所述第一氮化硅穿透涂层的左侧止于第三段所述第一氮化硅穿透涂层的右侧涂覆有第二氮化硅穿透涂层，所述第二氮化硅穿透涂层位于第一段所述第一钛金导电涂层的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层位于第二段所述第一钛金导电涂层凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层分为三段，第二段所述第二氮化硅穿透涂层的中部有两个凹槽左侧的凹槽是SiN源极掩模凹槽，右侧的凹槽是SiN漏极掩模凹槽，左侧所述凹槽位于第一段所述第一钛金导电涂层的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛金导电涂层和第二段所述第一钛金导电涂层之间的上方，始于第一段所述第二氮化硅穿透涂层左侧偏右止于第三段所述第二氮化硅穿透涂层右侧偏右涂覆有第二钛金导电涂层，所述第二钛金导电涂层位于第二段所述第二氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第二钛金导电涂层分为两段，第一段所述第二钛金导电涂层的左侧上面有一个直角缺口该直角缺口是金属层TiAu源极接触电极直角缺口，所述直角缺口的根部向下延伸形成凹槽该凹槽是金属层TiAu漏极掩模凹槽，第一段所述第二钛金导电涂层的右侧上面有一个直角缺口该直角缺口是金属层TiAu漏级接触电极直角缺口，第一段所述第二钛金导电涂层的左部是源极S，第一段所述第二钛金导电涂层的右部是栅极G，第二段所述第二钛金导电涂层的右侧上面有一个直角缺口该直角缺口是金属层TiAu漏极接触电极直角缺口，第二段所述第二钛金导电涂层的右部是漏极D，始于第一段所述第二氮化硅穿透涂层左侧的上面止于右侧的所述高阻区右侧涂覆有第三氮化硅穿透涂层，所述第三氮化硅穿透涂层开有三个沟槽左侧的沟槽是Contact层源极掩模沟槽，中部的沟槽是Contact层珊极掩模沟槽，右侧的沟槽是Contact层漏极掩模沟槽，三个所述沟槽将所述第三氮化硅穿透涂层分为四段，第二段所述第三氮化硅穿透涂层右侧的上面有一个直角缺口该直角缺口是源极珊极直角缺口，第四个所述第三氮化硅穿透涂层右侧的上面有一个直角缺口该直角缺口是珊极漏极直角缺口的技术手段，通过大量的实验证明，氮化鎵器件相比于传统Si器件具备更强的抗辐照能力。因为GaNHEMT器件不需要掺杂就能形成高密度的二维电子气，因此器件内部的缺陷密度较低，在辐照下器件失效的概率较低；GaN器件的本征载流子浓度低，器件在关态时的泄漏电流低，静态功耗低，辐照情况的的失效概率低；GaN材料的禁带宽度高，承受的击穿电压高，抗辐照能力更强。所以，该结构的氮化鎵MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。如图1至图8所示，所述硅基层1的厚度为200nm；所述化镓电路层2的厚度为200nm；所述氮化镓势垒层3的厚度为75nm；所述氮化硅介质层4的厚度为200nm；两个所述沟槽的槽宽相同；两个所述沟槽的槽宽为200nm；钛铝合金欧姆沟道6的横截面形状呈“凹”字形；所述“凹”字形的两臂上部分别向外弯折九十度；左侧的所述高阻区5小于所述右侧的所述高阻区5；所述镍金导电区7包括下金层和上镍层；所述下金层的厚度为200nm；所述上镍层的厚度为45nm；所述第一氮化硅穿透涂层8的平均厚度为200nm；第一钛金导电涂层9包括下金涂层和上钛涂层；所述下金涂层的平均厚度为460nm；所述上钛涂层的平均厚度为400nm；所述第二氮化硅穿透涂层10的平均厚度为400nm；所述第二钛金导电涂层11包括下金涂层和上钛涂层；所述下金涂层的平均厚度为1900nm；所述上钛涂层的平均厚度为100nm；所述第三氮化硅穿透涂层12的平均厚度为400nm。本实施方式由于采用了所述硅基层的厚度为200nm；所述化镓电路层的厚度为200nm；所述氮化镓势垒层的厚度为75nm；所述氮化硅介质层的厚度为200nm；两个所述沟槽的槽宽相同；两个所述沟槽的槽宽为200nm；钛铝合金欧姆沟道的横截面形状呈“凹”字形；所述“凹”字形的两臂上部分别向外弯折九十度；左侧的所述高阻区小于所述右侧的所述高阻区；所述镍金导电区包括下金层和上镍层；所述下金层的厚度为200nm；所述上镍层的厚度为45nm；所述第一氮化硅穿透涂层的平均厚度为200nm；第一钛金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为460nm；所述上钛涂层的平均厚度为400nm；所述第二氮化硅穿透涂层的平均厚度为400nm；所述第二钛金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为1900nm；所述上钛涂层的平均厚度为100nm；所述第三氮化硅穿透涂层12的平均厚度为400nm的技术手段，所以，该结构的氮化鎵MISHEMT功率器件抗辐照能力更高，在关态时的泄漏电流更低，静态功耗更低，辐照情况的失效概率更低，承受的击穿电压更高，可以做为航天级DCDC电源应用，该器件功耗小，外围器件少，转换效率高。如图1至图8所示，所述硅基层1由低阻硅材料制成；所述氮化镓电路层2是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。本实施方式由于采用了所述硅基层由低阻硅材料制成；所述氮化镓电路层是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管的技术手段，所以，可大大延长该结构的氮化鎵MISHEMT功率器件的使用寿命，如图9所示，该结构的氮化鎵MISHEMT功率器件的电气性能：管子输出电流20A安培；输入端为栅极控制，输出端为漏极输出电流；器件开启电压，即栅极上方偏置大于-8V伏特，漏极电压偏置大于10V，漏极即可输出820A电流；器件击穿电压，当器件处于关态时，及栅极偏置小于-8V，器件处于关断状态，漏极电压可达到600V以上，即器件的击穿电压；氮化鎵电学指标应用电压范围为200～1500V，电流范围20～100A，阈值电压1.5～2.5V，导通电阻小于50mΩ，基于Si-MOS的cascode结构；N型GaN栅极的GaNHEMT结构；PAD面积小，寄生电容小，Drain漏级面积大，可以承受的电流更大，SD源漏级距离近，内阻小50豪欧。

权利要求：1.一种氮化鎵MISHEMT功率器件的结构，其特征在于：包括从下至上依次结合在一起的硅基层1、氮化镓电路层2、氮化镓势垒层3、氮化硅介质层4，所述氮化硅介质层4有两个沟槽，两个所述沟槽将所述氮化硅介质层4分为三段，第一段所述氮化硅介质层4的面积小于第二段所述氮化硅介质层4的面积，第二段所述氮化硅介质层4的面积小于第三段所述氮化硅介质层4的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道6，所述氮化镓电路层2的左侧上部、所述氮化镓势垒层3的左侧、第一段所述氮化硅介质层4的左侧通过离子注入隔离硅常氧工艺形成高阻区5，所述氮化镓电路层2的右侧上部、所述氮化镓势垒层3的右侧、第三段所述氮化硅介质层4的右侧通过离子注入隔离硅常氧工艺形成高阻区5，第二段所述氮化硅介质层4的上面中部偏左设置有镍金导电区7，始于所述高阻区5的左侧上面止于第三段所述氮化硅介质层4的右侧上面涂覆有第一氮化硅穿透涂层8，所述第一氮化硅穿透涂层8位于两个所述钛铝合金欧姆沟道6的上面中部处于断开状态使所述第一氮化硅穿透涂层8分为三段，第一段所述第一氮化硅穿透涂层8的左侧上面有一个直角缺口，第二段所述第一氮化硅穿透涂层8的上面有两个凹槽，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道6和所述镍金导电区7之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道6和所述镍金导电区7之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层8的右侧上面有一个直角缺口，始于第一段所述第一氮化硅穿透涂层8左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层8右侧上面的直角缺口内涂覆有第一钛金导电涂层9，所述第一钛金导电涂层9位于第二段所述第一氮化硅穿透涂层8右侧所述凹槽内的中部处于断开状态使所述第一钛金导电涂层9分为两段，第一段所述第一钛金导电涂层9的左侧上面有一个直角缺口，第一段所述第一钛金导电涂层9的中部有两个凹槽，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层8和第二段所述第一氮化硅穿透涂层8之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层8左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛金导电涂层9的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层8和第三段所述第一氮化硅穿透涂层8之间的上方，始于第一段所述第一氮化硅穿透涂层8的左侧止于第三段所述第一氮化硅穿透涂层8的右侧涂覆有第二氮化硅穿透涂层10，所述第二氮化硅穿透涂层10位于第一段所述第一钛金导电涂层9的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层10位于第二段所述第一钛金导电涂层9凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层10分为三段，第二段所述第二氮化硅穿透涂层10的中部有两个凹槽，左侧所述凹槽位于第一段所述第一钛金导电涂层9的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛金导电涂层9和第二段所述第一钛金导电涂层9之间的上方，始于第一段所述第二氮化硅穿透涂层10左侧偏右止于第三段所述第二氮化硅穿透涂层10右侧偏右涂覆有第二钛金导电涂层11，所述第二钛金导电涂层11位于第二段所述第二氮化硅穿透涂层10右侧所述凹槽内的中部处于断开状态使所述第二钛金导电涂层11分为两段，第一段所述第二钛金导电涂层11的左侧上面有一个直角缺口，所述直角缺口的根部向下延伸形成凹槽，第一段所述第二钛金导电涂层11的右侧上面有一个直角缺口，第一段所述第二钛金导电涂层11的左部是源极S，第一段所述第二钛金导电涂层11的右部是栅极G，第二段所述第二钛金导电涂层11的右侧上面有一个直角缺口，第二段所述第二钛金导电涂层11的右部是漏极D，始于第一段所述第二氮化硅穿透涂层10左侧的上面止于右侧的所述高阻区5右侧涂覆有第三氮化硅穿透涂层12，所述第三氮化硅穿透涂层12开有三个沟槽，三个所述沟槽将所述第三氮化硅穿透涂层12分为四段，第二段所述第三氮化硅穿透涂层12右侧的上面有一个直角缺口，第四个所述第三氮化硅穿透涂层12右侧的上面有一个直角缺口。2.根据权利要求1所述的氮化鎵MISHEMT功率器件的结构，其特征在于：所述硅基层1的厚度为200nm；所述化镓电路层2的厚度为200nm；所述氮化镓势垒层3的厚度为75nm；所述氮化硅介质层4的厚度为200nm；两个所述沟槽的槽宽相同；两个所述沟槽的槽宽为200nm；钛铝合金欧姆沟道6的横截面形状呈“凹”字形；所述“凹”字形的两臂上部分别向外弯折九十度；左侧的所述高阻区5小于所述右侧的所述高阻区5；所述镍金导电区7包括下金层和上镍层；所述下金层的厚度为200nm；所述上镍层的厚度为45nm；所述第一氮化硅穿透涂层8的平均厚度为200nm；第一钛金导电涂层9包括下金涂层和上钛涂层；所述下金涂层的平均厚度为460nm；所述上钛涂层的平均厚度为400nm；所述第二氮化硅穿透涂层10的平均厚度为400nm；所述第二钛金导电涂层11包括下金涂层和上钛涂层；所述下金涂层的平均厚度为1900nm；所述上钛涂层的平均厚度为100nm；所述第三氮化硅穿透涂层12的平均厚度为400nm。3.根据权利要求2所述的氮化鎵MISHEMT功率器件的结构，其特征在于：所述硅基层1由低阻硅材料制成；所述氮化镓电路层2是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。

百度查询： 窦祥峰 一种氮化镓MISHEMT功率器件的结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD