申请/专利权人：惠科股份有限公司

申请日：2024-01-10

公开（公告）日：2024-05-03

公开（公告）号：CN117558735B

主分类号：H01L27/12

分类号：H01L27/12

优先权：

专利状态码：有效-授权

法律状态：2024.05.03#授权;2024.03.01#实质审查的生效;2024.02.13#公开

摘要：本申请公开了一种阵列基板和显示面板，阵列基板包括衬底、以及集成驱动芯片、多条数据线和多条扫描线，阵列基板还包括多条第一连接线、多条第二连接线和多条第三连接线；第三连接线与扫描线不同层，第一连接线一端与集成驱动芯片连接，另一端与数据线连接，第二连接线的一端与集成驱动芯片连接，另一端与扫描线的一端连接，第三连接线的一端与集成驱动芯片连接，另一端与扫描线的另一端连接，每条扫描线均与一条第二连接线和一第三连接线连接；第二连接线全部位于非显示区域内；第三连接线部分位于扇出区，另一部分位于显示区域内。通过上述设计，在实现双边驱动的结构基础上，兼容减小非显示区域面积和防止信号之间的干扰。

主权项：1.一种阵列基板，所述阵列基板划分为显示区域和非显示区域，所述阵列基板还包括衬底、以及设置在所述衬底上的至少一个集成驱动芯片、多条数据线和多条扫描线，且所述集成驱动芯片位于所述非显示区域中，多条所述数据线和多条所述扫描线均位于所述显示区域内纵横交错排布，且均与所述集成驱动芯片连接；其特征在于，所述阵列基板还包括多条第一连接线、多条第二连接线和多条第三连接线；所述第三连接线与所述扫描线不同层，所述第一连接线一端与集成驱动芯片连接，另一端与所述数据线连接；所述第二连接线的一端与所述集成驱动芯片连接，另一端与所述扫描线的一端连接；所述第三连接线的一端与所述集成驱动芯片连接，另一端与所述扫描线的另一端连接；每条所述扫描线均与一条所述第二连接线和一所述第三连接线连接；所述非显示区域包括扇出区，所述扇出区位于所述集成驱动芯片与所述显示区域之间，所述第二连接线全部位于所述非显示区域内；每条所述第三连接线部分位于所述扇出区，另一部分位于显示区域内；所述阵列基板包括两个所述集成驱动芯片，分别为第一子集成驱动芯片和第二子集成驱动芯片，多条所述第二连接线分为第二左侧连接线和第二右侧连接线；多条所述第三连接线分为第三左侧连接线和第三右侧连接线；所述第二右侧连接线一端与所述第二子集成驱动芯片连接，另一端与奇数行所述扫描线的一端连接；所述第三左侧连接线一端与所述第一子集成驱动芯片连接，另一端与奇数行所述扫描线的另一端连接；每条奇数行所述扫描线均与一条所述第二右侧连接线和一条所述第三左侧连接线连接；所述第二左侧连接线一端与所述第一子集成驱动芯片连接，另一端与偶数行所述扫描线的一端连接；所述第三右侧连接线一端与所述第二子集成驱动芯片连接，另一端与偶数行所述扫描线的另一端连接；每条偶数行所述扫描线均与一条所述第二左侧连接线和一条所述第三右侧连接线连接；所述第三连接线包括扇出部分和面内部分，所述扇出部分的两端分别与所述集成驱动芯片和所述面内部分连接，所述面内部分通过转接孔与对应的所述扫描线连接，所述扇出部分位于所述扇出区，所述面内部分位于所述显示区域；所述第三连接线的所述扇出部分位于相邻的两个所述第一连接线之间；所述第三连接线的所述面内部分位于相邻的两根所述数据线之间；所述第三连接线与第一连接线同层设置；所述第三左侧连接线与所述第一子集成驱动芯片连接的连接处位于相邻的两个第一连接线与集成驱动芯片的连接处之间；所述第三右侧连接线与所述第二子集成驱动芯片连接的连接处位于相邻的两个第一连接线与集成驱动芯片的连接处之间；所述阵列基板还包括浮接线，所述浮接线设置在所述衬底上，并位于所述显示区域中，相邻两根所述数据线之间仅设置所述浮接线或仅设置所述第三连接线的所述面内部分。

全文数据：

权利要求：

百度查询： 惠科股份有限公司 阵列基板和显示面板

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD