申请/专利权人：中国振华集团永光电子有限公司(国营第八七三厂);中国振华电子集团有限公司

申请日：2023-06-08

公开（公告）日：2023-09-01

公开（公告）号：CN116682732A

主分类号：H01L21/336

分类号：H01L21/336;H01L21/329;H01L29/872;H01L29/78;H01L29/423;H01L27/07;H01L21/82

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.09.19#实质审查的生效;2023.09.01#公开

摘要：本发明属于碳化硅功率半导体技术领域，具体涉及一种集成反并联JBS的SiC槽栅MOSFET的制造方法，本方法提供一种高击穿电压、高栅氧可靠性、低比导通电阻以及低反向导通压降的SiC槽栅MOSFET。成功将不兼容的SiCMOSFET以及JBS制作工艺结合在一起，降低制造成本，并且实现了栅氧化层以及肖特基结的P型电场屏蔽层单元胞内接地，提高了接地效果。通过集成JBS，避免了功率SiCMOSFET器件寄生体PN结的导通，降低了反向导通压降以及抑制了双极性退化效应。

主权项：1.一种集成反并联JBS的SiC槽栅MOSFET的制造方法，其特征在于，是通过两次刻槽并注入Al离子，第一次刻槽在槽栅底部和一侧形成直接单元胞内接地的P型电场屏蔽层，第二次刻槽实现反并联JBS的集成，具体制造方法包括以下步骤：S1：首先在N型重掺杂半导体13上进行一次缓冲层8外延，厚度0.5-1um，掺杂18次方量级，然后外延形成N型耐压层1；S2：继续外延一层掺杂较重的N型电流增强区17，然后淀积约40nm的SiO2；或者直接淀积约40nm的SiO2；涂胶曝光显影P阱注入区域，然后在500℃下3-5次高能注入Al离子形成箱形分布的P型基区2，结深在0.9-1.5um之间，随后去胶，进行S3工艺；或者，涂胶曝光显影P阱注入区域，然后在500℃下高能注入氮离子3-5次，形成电流增强区17，注入能量需使其分布主要位于后续P型基区注入的结深下方，以降低JFET电阻，然后在500℃下3-5次高能注入Al离子形成箱形分布的P型基区，结深在0.9-1.5um之间，随后去胶，进行S3工艺；S3：继续涂胶曝光显影，在500℃下3-5次高能注入Al离子，形成结终端扩展或者场限环终端，随后去胶并去除40nm的SiO2；重新淀积40nm的牺牲氧化层18，再次涂胶曝光显影，500℃下进行3-5次高能氮离子注入形成N型重掺杂源区5，随后去胶；继续涂胶曝光显影，500℃下3-5次高能注入Al离子形成P型重掺杂源区11，随后去胶；S4：湿法去除40nmSiO2牺牲氧化层，重新淀积SiO2掩膜层10，继续涂胶曝光显影形成第一个槽开孔，刻蚀栅槽上方SiO2掩膜层，随后去胶；以小倾角85°-90°干法刻蚀SiC1.2-2.5um，形成第一个槽，槽宽小于2um；然后淀积一薄层SiN层12，直接干法刻掉器件表面和槽底部SiN介质，但保留槽侧壁的SiN不被刻蚀；S5：在500℃条件下，分别以大斜角和小斜角对第一个槽的侧壁以及槽底注入高能Al离子3-5次，保证P型掺杂完全包围第一个槽的一侧的侧壁以及底部，形成P型电场屏蔽区4-1和4-2；S6：湿法刻蚀侧壁SiN和SiO2掩膜层，再次淀积SiO2掩膜层，涂胶曝光显影第二个槽开孔，刻蚀第二个槽上方的SiO2掩膜层，随后去胶，以小倾角85°-90°干法刻蚀SiC1.2-2.5um，形成第二个槽，槽宽小于2um，淀积一薄层SiN，直接干法刻掉器件表面和槽底部SiN介质，但保留槽侧壁的SiN不被刻蚀，在500℃条件下3-5次高能垂直注入Al离子在第二个槽底形成P型电场屏蔽区4，随后湿法腐蚀侧壁的SiN和表面SiO2掩膜层；S7：制备碳膜，然后在1600-1750℃条件下10-30min左右激活注入的杂质，随后去除碳膜；在1100-1200℃左右干法氧化，在第一个和第二个槽壁以及器件表面形成50-100nm左右SiO2后湿法去除，然后重新积淀或者再次干法氧化形成50nm左右SiO2栅氧化层3，或者在1100-1200℃干法氧化，直接在第一个和第二个槽壁以及器件表面形成50nm左右SiO2栅氧化层3，然后在1000-1250℃NO环境中退火30min左右；然后淀积N型重掺杂多晶硅6填充两个槽，随后回刻多晶硅至表面栅氧化层SiO2；S8：进行介质隔离层14生长，然后涂胶曝光显影，在第二个槽上方以及其左右两侧部分区域形成开孔图形，通过干法刻蚀去除介质隔离层至多晶硅表面，然后去除第二个槽内的多晶硅和栅氧化层，去胶；S9：积淀一层SiO2层3-1，随后涂胶显影曝光出源极欧姆接触孔，干法刻蚀SiO23-1，去胶，然后进行S10工艺；或者积淀一层200nm以上的SiO2层3-2，随后采用干法刻蚀上述SiO2，将第二个槽底部以及元胞表面的源极欧姆接触孔处的SiO2去除后再进行S10工艺；S10：清洗正面，淀积欧姆接触金属形成源极的欧姆接触；正面覆上蓝膜和光刻胶做保护，随后背面溅射欧姆接触金属，形成漏极欧姆接触，正面去除光刻胶和蓝膜；S11：在真空950℃-1200℃下进行1-2min左右的RTA退火，使SiC与欧姆接触金属反应生成金属的硅化物7和15，然后湿法腐蚀未反应的金属和第二个槽内的SiO23-1或3-2；S12：涂胶曝光显影，干法刻蚀隔离层14形成第一个槽内栅极金属接触开孔，随后去胶清洗正面，溅射TiAl金属9形成栅极电极、第二个槽侧壁的源极肖特基接触，同时金属9将源极欧姆接触区7和源极肖特基接触相连作为源极电极9；继续涂胶曝光显影，湿法刻蚀金属Al和Ti，去胶，在N2氛围450℃中30min形成合金，随后淀积第一层钝化层，正面制作聚酰亚胺做第二层钝化层；最后涂胶曝光显影，刻蚀聚酰亚胺和第一钝化层至金属Al，随后背面溅射金属TiNiAg，形成漏极电极16。

全文数据：

权利要求：

百度查询： 中国振华集团永光电子有限公司(国营第八七三厂);中国振华电子集团有限公司 一种集成反并联JBS的SiC槽栅MOSFET的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD