申请/专利权人：西安电子科技大学重庆集成电路创新研究院

申请日：2023-10-24

公开（公告）日：2024-01-12

公开（公告）号：CN117393559A

主分类号：H01L27/02

分类号：H01L27/02;H01L23/544;H01L29/78;H01L21/336

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.01.30#实质审查的生效;2024.01.12#公开

摘要：本发明涉及一种TrenchVDMOS器件及其制备方法，TrenchVDMOS器件中的元胞包括制作在同一衬底上的若干主体元胞、若干隔离元胞和若干采样元胞，其中：所述若干采样元胞成阵列方式设置，且所述若干采样元胞并联连接；所述若干隔离元胞围绕所述若干采样元胞的四周设置；所述若干主体元胞围绕所述若干采样元胞的四周设置，所述若干主体元胞并联连接；并且，所述采样元胞和所述主体元胞并联连接，所述主体元胞、所述采样元胞和所述隔离元胞的漏极相互连接在一起，所述主体元胞的源极相互连接在一起，所述采样元胞的源极相互连接在一起。本发明能够对流过器件的电流进行采样，从而实时监控整个主体器件的工作状态。

主权项：1.一种TrenchVDMOS器件，其特征在于，所述TrenchVDMOS器件中的元胞包括制作在同一衬底上的若干主体元胞、若干隔离元胞和若干采样元胞，其中：所述若干采样元胞成阵列方式设置，且所述若干采样元胞并联连接；所述若干隔离元胞围绕所述若干采样元胞的四周设置；所述若干主体元胞围绕所述若干采样元胞的四周设置，所述若干主体元胞并联连接；并且，所述采样元胞和所述主体元胞并联连接，所述主体元胞、所述采样元胞和所述隔离元胞的漏极相互连接在一起，所述主体元胞的源极相互连接在一起，所述采样元胞的源极相互连接在一起，所述主体元胞的栅极相互连接在一起，所述隔离元胞的栅极相互连接在一起，所述采样元胞的栅极相互连接在一起。

全文数据：

权利要求：

百度查询： 西安电子科技大学重庆集成电路创新研究院 一种Trench VDMOS器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD