申请/专利权人：华羿微电子股份有限公司

申请日：2018-12-29

公开（公告）日：2024-03-22

公开（公告）号：CN109524473B

主分类号：H01L29/78

分类号：H01L29/78;H01L29/06;H01L21/336

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2019.04.19#实质审查的生效;2019.03.26#公开

摘要：本发明公开了一种低功耗功率MOSFET器件及制备方法，涉及半导体功率器件领域。用于解决现有的高压器件存在漂移区电阻较大，导致VDMOS器件导通电阻偏大及损耗增加的问题。该器件包括：屏蔽结构，接触孔，源极金属区层外延层和沟槽；所述屏蔽结构由第二氧化层和第二多晶硅层组成，所述屏蔽结构位于设置在所述外延层内的所述沟槽的底部；所述接触孔位于所述屏蔽结构的上方，所述接触孔的底端与所述屏蔽结构的上端相接触，设置在所述接触孔内的接触金属层延伸出所述外延层与所述源极金属区层相接触。

主权项：1.一种低功耗功率MOSFET器件，其特征在于，包括：屏蔽结构，接触孔，源极金属区层，外延层和沟槽；所述屏蔽结构由第二氧化层和第二多晶硅层组成，所述屏蔽结构位于设置在所述外延层内的所述沟槽的底部；所述接触孔位于所述屏蔽结构的上方，所述接触孔的底端与所述屏蔽结构的上端相接触，设置在所述接触孔内的接触金属层延伸出所述外延层与所述源极金属区层相接触；还包括第一P型阱区层和N+源极区；所述第一P型阱区层位于所述外延层的上方，且延伸至所述外延层内；所述N+源极区位于所述第一P型阱区层的上方，且延伸至所述第一P型阱区层内；所述接触金属层分别与所述第一P型阱区层和所述N+源极区相接触；还包括第一氧化层和第一多晶硅层；所述第一氧化层的底端分别与所述N+源极区层，所述P型阱区层和所述外延层的上端相接触；所述第一氧化层的上端与所述第一多晶硅层的底端相接触，设置在所述第一多晶硅层的上表面的所述第二氧化层将设置在所述外延层上第一氧化层和所述第一多晶硅层分成多段；所述第二氧化层的下端部分与所述第一多晶硅层的上端相接触，部分与设置在所述外延层上的所述N+源极区的上端相接触；所述第二氧化层的上端与所述源极金属区层的下端相接触。

全文数据：一种低功耗功率MOSFET器件及制备方法技术领域本发明涉及半导体功率器件技术领域，更具体的涉及一种低功耗功率MOSFET器件及制备方法。背景技术众所周知，普通的MOSFET英文为：Metal-Oxide-SemiconductorField-EffectTransistor，中文为：金氧半场效晶体管只适合于漏极和源极击穿电压较低的情况，实际中一般电压限制在10V～30V的情况，这主要受到普通MOSFET结构的限制，首先在高漏源电压的应用当中需要的沟道长度很长，而沟道长度的增加又会带来不可接受的沟道电阻，更增加了器件面积。其次如漏源电压越高漏极和源极界面处栅氧化层处的电场强度越强，这就要求具有更厚的栅氧化层，从而对器件的阈值电压产生严重的影响。双扩散MOS结构英文为：doublediffusionmetal-oxide-semiconductor，简称：DMOS的出现解决了传统MOSFET承受高压能力不足的问题。首先诞生的是LDMOS英文为：lateraldouble-diffusedMOSFET，该结构是在沟道和高掺杂的漏极间增加一个低掺杂的N-漂移区。因此，LDMOS的阻断电压主要取决于漂移区的宽度和掺杂浓度，当需求耐压较高时，则必须增加漂移区宽度和降低掺杂浓度，这将导致器件面积的进一步增大，增加生产成本。而另一种VDMOS英文为：verticaldouble-diffusedMOSFET结构显然比LDMOS更具优势，芯片有效利用面积更高。其沟道部分是由同一窗口的两次注入经扩散后形成，通过离子注入的能力和角度的选择即可控制沟道的长短，可形成较短的沟道，工艺完全与普通MOSFET结构兼容，可采用自对准工艺，生产过程简单，成本低。因此其具有高输入阻抗和低驱动功率、开关速度快以及温度特性好等技术特点。VDMOS器件的击穿电压与导通电阻成正比，导通电阻越大则意味着器件的导通损耗越大，而VDMOS的导通电阻中JFET英文为：JunctionField-EffectTransistor，简称：结型场效应晶体管电阻和漂移区电阻占据了很大一部分份额。随着经济的不断发展和人们生活水平不断提高，特别是电子产品爆发式增长和不断的更新换代，使得能源消耗极具增加，也逐渐唤起了人们的节约能源意识，作为电子产品重要组成部分的半导体电力电子器件扮演着非常重要的角色，而为了降低导通损耗和开关损耗对能源，单胞数量势必要持续增加而器件面积相应的也不断增大，无形中增加了生产成本。因此，对通过VDMOS结构的不断优化，降低器件导通损耗和开关损耗，同时减少生产成本成为目前半导体电力电子器件主要的研究方向之一。在传统的高压器件中为了提高器件耐压，就必须增加漂移区的厚度并降低漂移区的浓度，其导通电阻主要来自于漂移区电阻，会导致目前VDMOS器件导通电阻偏大，从而引起导通损耗的增加。综上所述，现有的高压器件存在漂移区电阻较大，导致VDMOS器件导通电阻偏大，导致导通损耗增加的问题。发明内容本发明实施例提供一种低功耗功率MOSFET器件及制备方法，用于解决现有的高压器件存在漂移区电阻较大，导致VDMOS器件导通电阻偏大，导致导通损耗增加的问题。本发明实施例提供一种低功耗功率MOSFET器件，包括：屏蔽结构，接触孔，源极金属区层外延层和沟槽；所述屏蔽结构由第二氧化层和第二多晶硅层组成，所述屏蔽结构位于设置在所述外延层内的所述沟槽的底部；所述接触孔位于所述屏蔽结构的上方，所述接触孔的底端与所述屏蔽结构的上端相接触，设置在所述接触孔内的接触金属层延伸出所述外延层与所述源极金属区层相接触。优选地，还包括第一P型阱区层和N+源极区；所述第一P型阱区层位于所述外延层的上方，且延伸至所述外延层内；所述N+源极区位于所述第一P型阱区层的上方，且延伸至所述第一P型阱区层内；所述接触金属层分别与所述第一P型阱区层和所述N+源极区相接触。优选地，还包括第一氧化层和第一多晶硅层；所述第一氧化层的底端分别与所述N+源极区层，所述P型阱区层和所述外延层的上端相接触；所述第一氧化层的上端与所述第一多晶硅层的底端相接触，设置在所述第一多晶硅层的上表面的所述第二氧化层将设置在所述外延层上第一氧化层和所述第一多晶硅层分成多段；所述第二氧化层的下端部分与所述第一多晶硅层的上端相接触，部分与设置在所述外延层上的所述N+源极区的上端相接触。所述第二氧化层的上端与所述源极金属区层的下端相接触。优选地，所述沟槽依次穿过所述N+源极区，所述第一P型阱区层，延伸至所述外延层内；或者所述沟槽依次穿过所述N+源极区，所述第一P型阱区层，所述外延层，延伸至所述衬底层内；所述沟槽的内壁与所述第二氧化层相接触，设置在所述沟槽内的所述第二氧化层另一个侧面与所述第二多晶硅相接触。优选地，还包括漏区金属层；所述漏区金属层位于所述衬底层的下方。本发明实施例还提供了一种低功耗功率MOSFET器件的制备方法，包括：通过刻蚀方法在外延层内形成沟槽，在所述沟槽内部以及所述外延层的上方淀积第二氧化层，在所述第二氧化层上沉淀第二多晶硅层；通过刻蚀工艺刻蚀掉位于所述沟槽内部以及位于所述外延层上方的所述第二多晶硅层；通过刻蚀工艺刻蚀掉所述沟槽侧壁上的所述第二氧化层，将在所述沟槽中所述第二氧化层和所述第二多晶硅层刻蚀掉的区域确定为接触孔；在所述接触孔内用金属沉积方法形成金属接触层。优选地，所述通过刻蚀方法在外延层内形成沟槽之前，还包括：在所述外延层上方依次形成第一氧化层和第一多晶硅层，通过刻蚀方法刻蚀刻蚀位于所述外延层上方的所述第一氧化层和所述第一多晶硅层，在所述外延层上方形成多晶栅极区。优选地，所述通过刻蚀方法在外延层内形成沟槽之前，还包括：对所述外延层进行第一次离子注入形成第一P型阱区层，通过退火工艺激活所述第一P型阱区层掺杂元素；对所述外延层进行第一次离子注入形成N+源极区，通过退火工艺激活所述N+源极区掺杂元素。优选地，所述源极金属区层在所述接触孔内用金属沉积方法形成金属接触层之后，还包括：在所述金属接触层和所述第二氧化层的上表面沉积金属层，形成源极金属区层。优选地，所述在所述接触孔内用金属沉积方法形成金属接触层之后，还包括：在位于所述衬底的下方沉积金属层，形成漏极金属区层。本发明实施例提供一种低功耗功率MOSFET器件及其制备方法，该器件包括：屏蔽结构，接触孔，源极金属区层外延层和沟槽；所述屏蔽结构由第二氧化层和第二多晶硅层组成，所述屏蔽结构位于设置在所述外延层内的所述沟槽的底部；所述接触孔位于所述屏蔽结构的上方，所述接触孔的底端与所述屏蔽结构的上端相接触，设置在所述接触孔内的接触金属层延伸出所述外延层与所述源极金属区层相接触。该低功耗功率MOSFET器件中，在传统的VDMOS结构的基础之上，在沟槽底部淀积厚氧化层和多晶硅层形成屏蔽结构，接触孔的底端与屏蔽结构内的第二氧化层和第二多晶硅层相接触，设置在接触孔内的接触金属层延伸出外延层与源级金属区层相接触，由于在沟槽底部沉积了第二氧化层和第二多晶硅层，由第二氧化层和第二多晶硅层组成的屏蔽结构通过接触孔内的接触金属层与源级金属区层短接形成电场屏蔽结构，从而在垂直方向在垂直方向引入RESURF效应，利用电荷平衡原理使得器件拥有更低的导通电阻。从而解决了现有的高压器件存在漂移区电阻较大，导致VDMOS器件导通电阻偏大，导致导通损耗增加的问题。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本发明实施例提供的一种低功耗功率MOSFET器件结构示意图；图2为本发明实施例提供的一种低功耗功率MOSFET器件制备方法流程示意图；图3为本发明实施例提供的外延层制备示意图；图4为本发明实施例提供的第一氧化层制备示意图；图5为本发明实施例提供的第一多晶硅层制备示意图；图6为本发明实施例提供的第一多晶硅层及第一氧化层刻蚀示意图；图7为本发明实施例提供第一P型阱区层和N+源极区制备示意图；图8为本发明实施例提供的沟槽制备示意图；图9为本发明实施例提供的第二氧化层制备示意图；图10为本发明实施例提供的第二多晶硅层制备示意图；图11为本发明实施例提供的第二多晶硅层刻蚀示意图；图12为本发明实施例提供的第二氧化层刻蚀及接触孔形成示意图；图13为本发明实施例提供的接触金属层制备示意图；图14为本发明实施例提供的源极金属区层和漏极金属区层制备示意图。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。图1示例性的示出了本发明实施例提供的一种低功耗功率MOSFET器件结构示意图，如图1所示，该低功耗功率MOSFET器件主要包括屏蔽结构，接触孔10，源极金属区层12外延层2和沟槽7。在实际应用中，为了提高传统的高压器件耐压，一般情况下必须增加漂移区的厚度并降低漂移区的浓度，但是该方法会导致目前VDMOS器件导通电阻偏大，引起导通损耗的增加。在本发明实施例中，为了解决上述问题，在传统的VDMOS结构的基础之上，在沟槽7底部淀积厚氧化层和多晶硅层，该结构通过接触孔10与源极区域短接形成电场屏蔽结构，从而在垂直方向引入RESURF效应，利用电荷平衡原理使得器件拥有更低的导通电阻。如图1所示，本发明实施例提供的低功耗功率MOSFET器件的由VDMOS结构以及由接触孔10引出的屏蔽结构组成。具体地，屏蔽结构由第二氧化层8和第二多晶硅层9组成，屏蔽结构位于设置在爱外延层2内的沟槽7底部，接触孔10位于屏蔽结构的上方，接触孔10的底端与屏蔽结构内的第二氧化层8和第二多晶硅层9相接触，设置在接触孔10内的接触金属层11延伸出外延层2与源级金属区层相接触，由于在沟槽7底部沉积了第二氧化层8和第二多晶硅层9，由第二氧化层8和第二多晶硅层9组成的屏蔽结构通过接触孔10内的接触金属层11与源级金属区层短接形成电场屏蔽结构，从而在垂直方向在垂直方向引入RESURF效应，利用电荷平衡原理使得器件拥有更低的导通电阻。进一步地，如图1所示，该低功耗功率MOSFET器件还包括有第一P型阱区层5和N+源极区层6，其中，第一P型阱区层5位于外延层2的上方，且延伸至外延层2内；N+源极区层6位于第一P型阱区层5的上方，且延伸至第一P型阱区层5内。需要说明的是，N+源极区层6延伸至第一P型阱区内，并未延伸至外延层2内。在本发明实施例中，接触金属层11分别与第一P型阱区层5和N+源极区层6相接触接触，并形成欧姆接触层。进一步地，如图1所示，该低功耗功率MOSFET器件还包括有第一氧化层3和第一多晶硅层4，第一氧化层3和第一多晶硅层4在外延层2上被设置在第一多晶硅层4上表面的第二氧化层8分成了多段，形成多晶栅极区。具体地，第一多晶硅层4的上端与第二氧化层8相接触，由于第二氧化层8将第一氧化层3和第一多晶硅层4分成了多段，所述第一多晶硅层4的侧壁也会与第二氧化层8相接触，第一氧化层3的侧壁也会与第二氧化层8相接触，进一步地，第二氧化层8下端的一部分还与设置在外延层2的上的N+源极区层6的上端相接触。进一步地，如图1所示，第二氧化层8的上端与源极金属区层12的下端相接触，外延层2的下端依次包括衬底层1和漏区金属层13。需要说明的是，由于在外延层2的上通过离子注入法分别形成了第一P型阱区层5和N+源极区层6，在外延层2上形成了被第二氧化层8分成多段的多晶栅极区，且在外延层2的下端还设置有衬底层1。因此，在本发明实施例中，设置在外延层2内的沟槽7有可能依次穿过N+源极区层6，第一P型阱区层5，延伸至外延层2内；还有可能依次穿过N+源极区层6，第一P型阱区层5，外延层2和延伸至衬底层1内。在本发明实施例中，对沟槽7在外延层2内的具体位置不做限定。进一步地，沟槽7的内壁与第二氧化层8的一个侧面相接触，且设置在沟槽7内的第二氧化层8的另一个侧面与第二多晶硅层9相接触。为了更清楚的介绍本发明实施例提供的低功耗功率MOSFET器件，以下介绍低功耗功率MOSFET器件的制备方法。图2为本发明实施例提供的一种低功耗功率MOSFET器件制备方法流程示意图，图3为本发明实施例提供的外延层制备示意图；图4为本发明实施例提供的第一氧化层制备示意图；图5为本发明实施例提供的第一多晶硅层制备示意图；图6为本发明实施例提供的第一多晶硅层及第一氧化层刻蚀示意图；图7为本发明实施例提供第一P型阱区层和N+源极区制备示意图；图8为本发明实施例提供的沟槽制备示意图；图9为本发明实施例提供的第二氧化层制备示意图；图10为本发明实施例提供的第二多晶硅层层制备示意图；图11为本发明实施例提供的第二多晶硅层层刻蚀示意图；图12为本发明实施例提供的第二氧化层刻蚀及接触孔形成示意图；图13为本发明实施例提供的接触金属层制备示意图；图14为本发明实施例提供的源极金属区层12和漏极金属区层13制备示意图。以下以图2提供的制备方法流程示意图，结合图3～图14提供的制备示意图，来详细介绍低功耗功率MOSFET器件的制备方法，具体的，如图2所示，该方法主要包括以下步骤：步骤101，通过刻蚀方法在外延层2内形成沟槽7，在所述沟槽7内部以及所述外延层2的上方淀积第二氧化层8，在所述第二氧化层8上沉淀第二多晶硅层9；步骤102，通过刻蚀工艺刻蚀掉所述沟槽7侧壁上以及位于所述外延层2上方的所述第二多晶硅层9；步骤103，通过刻蚀工艺刻蚀掉所述沟槽7侧壁上的所述第二氧化层8，将保留在所述沟槽7的底部的所述第二氧化层8和所述第二多晶硅层9确定为接触孔10；步骤104，在所述接触孔10内筒金属沉积方法形成金属接触层。具体的，如图3所示，在第一导电类型的N型高掺杂浓度的N+单晶硅衬底层1上，生长第一导电类型的N型低掺杂浓度的外延层2。如图4和图5所示，在外延层2表面通过氧化工艺生长第一氧化层3，在通过LPCVD工艺在第一氧化层3上淀积第第一多晶硅层4，需要说明的是，第一氧化层3也可以称为栅氧化层。如图6所示，对第一多晶硅层4通过光刻工艺进行曝光，定义出栅极多晶层区域，然后通过干法刻蚀将外延层2顶部的第一多晶硅层4和第一氧化层3去掉，去除未被光刻胶保护的第一多晶硅，曝露出源极区对应的外延层2，再去除光刻胶后，形成栅极多晶层区域。如图7所示，通过光刻工艺定义出第一P型阱区注入区域，向外延层2进行第一次离子注入注入掺杂元素形成第一P型阱区层5，通过退火工艺激活掺杂元素；通过光刻工艺定义出N+源区注入区域，通过向外延层2进行第二次离子注入形成第二导电类型N+源极区层6，通过退火工艺激活掺杂元素。如图8所示，通过光刻工艺定义出沟槽7区域，通过干法刻蚀穿透N+源极区层6以及第一P型阱区层5延伸至外延层2内部，形成沟槽7。也可以穿透外延层2底部直接延伸至N+单晶硅衬底层1内部，形成沟槽7。如图9所示，在所述N+源极区层6和第二多晶硅层9上方以及所述沟槽7内部淀积第二氧化层8形成绝缘介质层。如图10所示，在所述绝缘介质层上方淀积第二多晶硅层9。如图11所示，对第二多晶硅层9实施干法刻蚀，保留位于沟槽7底部的第二多晶硅层9。如图12所示，通过干法刻蚀工艺刻蚀掉沟槽7内部的第二氧化层8，保留位于沟槽7底部的第二氧化层8，且位于沟槽7底部的第二氧化层8和第二多晶硅层9具有相同的高度，从而形成了接触孔10。如图13所示，对接触孔10进行金属填充，先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层形成接触金属层11，接触孔10侧面端的金属钛粘结层和氮化钛阻挡层与N+源极区层6和P型阱区形成N+源极欧姆接触和P型阱的欧姆接触层，接触孔10侧面端底部与第二氧化层8和第二多晶硅层9相接触。如果14所示，在第二氧化层8的上表面淀积的金属，形成源极金属区层12，接触孔10通过接触金属层11与源极金属区层12连接，形成源极金属电极；对金属区层实施光刻，用光刻胶保护MOS管单胞阵列区的源极金属电极区域和MOS管单胞阵列区外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形。采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，曝露出作为绝缘介质层的第二氧化层8，去除光刻胶后，留下的位于单胞阵列区域的金属区层形成MOS管源极金属电极，留下的位于单胞阵列区域外围的金属区层形成MOS管栅极金属电极。在N+单晶硅衬底层1的底面沉积金属层，漏极金属区层13，该金属层形成MOS管漏极金属区层13。需要说明的是，在本发明实施例中，第一多晶硅层4与第二多晶硅层9的掺杂类型为N型掺杂或者P型掺杂。综上所述，本发明实施例提供一种低功耗功率MOSFET器件，该器件包括：屏蔽结构，接触孔，源极金属区层外延层和沟槽；所述屏蔽结构由第二氧化层和第二多晶硅层组成，所述屏蔽结构位于设置在所述外延层内的所述沟槽的底部；所述接触孔位于所述屏蔽结构的上方，所述接触孔的底端与所述屏蔽结构的上端相接触，设置在所述接触孔内的接触金属层延伸出所述外延层与所述源极金属区层相接触。该低功耗功率MOSFET器件中，在传统的VDMOS结构的基础之上，在沟槽底部淀积厚氧化层和多晶硅层形成屏蔽结构，接触孔的底端与屏蔽结构内的第二氧化层和第二多晶硅层相接触，设置在接触孔内的接触金属层延伸出外延层与源级金属区层相接触，由于在沟槽底部沉积了第二氧化层和第二多晶硅层，由第二氧化层和第二多晶硅层组成的屏蔽结构通过接触孔内的接触金属层与源级金属区层短接形成电场屏蔽结构，从而在垂直方向在垂直方向引入RESURF效应，利用电荷平衡原理使得器件拥有更低的导通电阻。从而解决了现有的高压器件存在漂移区电阻较大，导致VDMOS器件导通电阻偏大，导致导通损耗增加的问题。尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

权利要求：1.一种低功耗功率MOSFET器件，其特征在于，包括：屏蔽结构，接触孔，源极金属区层外延层和沟槽；所述屏蔽结构由第二氧化层和第二多晶硅层组成，所述屏蔽结构位于设置在所述外延层内的所述沟槽的底部；所述接触孔位于所述屏蔽结构的上方，所述接触孔的底端与所述屏蔽结构的上端相接触，设置在所述接触孔内的接触金属层延伸出所述外延层与所述源极金属区层相接触。2.如权利要求1所述的器件，其特征在于，还包括第一P型阱区层和N+源极区；所述第一P型阱区层位于所述外延层的上方，且延伸至所述外延层内；所述N+源极区位于所述第一P型阱区层的上方，且延伸至所述第一P型阱区层内；所述接触金属层分别与所述第一P型阱区层和所述N+源极区相接触。3.如权利要求2所述的器件，其特征在于，还包括第一氧化层和第一多晶硅层；所述第一氧化层的底端分别与所述N+源极区层，所述P型阱区层和所述外延层的上端相接触；所述第一氧化层的上端与所述第一多晶硅层的底端相接触，设置在所述第一多晶硅层的上表面的所述第二氧化层将设置在所述外延层上第一氧化层和所述第一多晶硅层分成多段；所述第二氧化层的下端部分与所述第一多晶硅层的上端相接触，部分与设置在所述外延层上的所述N+源极区的上端相接触。所述第二氧化层的上端与所述源极金属区层的下端相接触。4.如权利要求3所述的器件，其特征在于，所述沟槽依次穿过所述N+源极区，所述第一P型阱区层，延伸至所述外延层内；或者所述沟槽依次穿过所述N+源极区，所述第一P型阱区层，所述外延层，延伸至所述衬底层内；所述沟槽的内壁与所述第二氧化层相接触，设置在所述沟槽内的所述第二氧化层另一个侧面与所述第二多晶硅相接触。5.如权利要求4所述的器件，其特征在于，还包括漏区金属层；所述漏区金属层位于所述衬底层的下方。6.一种低功耗功率MOSFET器件的制备方法，其特征在于，包括：通过刻蚀方法在外延层内形成沟槽，在所述沟槽内部以及所述外延层的上方淀积第二氧化层，在所述第二氧化层上沉淀第二多晶硅层；通过刻蚀工艺刻蚀掉位于所述沟槽内部以及位于所述外延层上方的所述第二多晶硅层；通过刻蚀工艺刻蚀掉所述沟槽侧壁上的所述第二氧化层，将在所述沟槽中所述第二氧化层和所述第二多晶硅层刻蚀掉的区域确定为接触孔；在所述接触孔内用金属沉积方法形成金属接触层。7.如权利要求6所述的方法，其特征在于，所述通过刻蚀方法在外延层内形成沟槽之前，还包括：在所述外延层上方依次形成第一氧化层和第一多晶硅层，通过刻蚀方法刻蚀刻蚀位于所述外延层上方的所述第一氧化层和所述第一多晶硅层，在所述外延层上方形成多晶栅极区。8.如权利要求7所述的方法，其特征在于，所述通过刻蚀方法在外延层内形成沟槽之前，还包括：对所述外延层进行第一次离子注入形成第一P型阱区层，通过退火工艺激活所述第一P型阱区层掺杂元素；对所述外延层进行第一次离子注入形成N+源极区，通过退火工艺激活所述N+源极区掺杂元素。9.如权利要求6所述的方法，其特征在于，所述源极金属区层在所述接触孔内用金属沉积方法形成金属接触层之后，还包括：在所述金属接触层和所述第二氧化层的上表面沉积金属层，形成源极金属区层。10.如权利要求6所述的方法，其特征在于，所述在所述接触孔内用金属沉积方法形成金属接触层之后，还包括：在位于所述衬底的下方沉积金属层，形成漏极金属区层。

百度查询： 华羿微电子股份有限公司 一种低功耗功率MOSFET器件及制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD