申请/专利权人：中国科学院上海微系统与信息技术研究所

申请日：2020-08-21

公开（公告）日：2024-03-29

公开（公告）号：CN111952185B

主分类号：H01L21/336

分类号：H01L21/336;H01L23/544;H01L29/786

优先权：

专利状态码：有效-授权

法律状态：2024.03.29#授权;2020.12.04#实质审查的生效;2020.11.17#公开

摘要：本发明提供一种可降低对准难度的SOI器件及其制备方法，制备方法包括：制备SOI复合衬底，其自下而上包括底半导体层、绝缘层以及顶半导体层，绝缘层中形成有多个间隔分布的空腔，顶半导体层覆盖所述空腔，绝缘层上和或底半导体层中形成有对准标记；刻蚀顶半导体层以定义出有源区的制备区域；形成栅介质材料层及栅极材料层并进行刻蚀以形成栅极结构；对有源区进行离子注入，以形成源极区及漏极区；以及于源极区及所述漏极区分别制备形成源极电极及漏极电极；空腔与栅极结构的交叠区域大于顶半导体层厚度的12。本发明在SOI复合衬底的制备过程中制备对准标记，且通过预设多空腔结构，可显著降低栅极对准难度，有助于提高器件、电路的流片良率。

主权项：1.一种可降低对准难度的SOI器件的制备方法，其特征在于，所述制备方法包括如下步骤：制备SOI复合衬底，所述SOI复合衬底自下而上包括底半导体层、绝缘层以及顶半导体层，所述绝缘层中形成有多个间隔分布的空腔，所述顶半导体层覆盖所述空腔，所述绝缘层上和或所述底半导体层背离所述绝缘层的表面形成有对准标记；刻蚀所述顶半导体层以定义出有源区的制备区域，所述有源区包覆所述空腔；于所述有源区上形成栅介质材料层及栅极材料层并进行刻蚀以形成栅极结构，所述栅极结构位于所述空腔的上方；对所述有源区进行离子注入，以在所述栅极结构的两侧形成源极区及漏极区；以及于所述源极区及所述漏极区分别制备形成源极电极及漏极电极；所述空腔与栅极结构的交叠区域大于所述顶半导体层厚度的12；且W＞T，KT+D，其中，K为栅极结构宽度，W为空腔宽度，D为相邻空腔的间距，T为顶半导体层厚度的二分之一。

全文数据：

权利要求：

百度查询： 中国科学院上海微系统与信息技术研究所 可降低对准难度的SOI器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD