申请/专利权人：湖北九峰山实验室

申请日：2023-11-23

公开（公告）日：2024-02-27

公开（公告）号：CN117613090A

主分类号：H01L29/78

分类号：H01L29/78;H01L29/06;H01L29/423;H01L29/417;H01L21/336

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.15#实质审查的生效;2024.02.27#公开

摘要：本发明提供一种宽禁带半导体沟槽MOSFET器件结构及其制备方法，属于半导体器件技术领域。该MOSFET器件结构包括衬底，在衬底上依次设置的第一外延层、P+埋层、第二外延层、P阱区、源极，沉积在所述衬底背离所述第一外延层的表面上的漏极，至少一个贯穿所述P阱区的栅极，用于隔离栅极和源极的层间介质层。栅极包括沉积于栅极沟槽内的栅极介质层和栅极材料。栅极的底部位于所述第二外延层中；所述P+埋层中设置有交替排列的第一电流通道和第二电流通道；所述第一电流通道位于所述栅极的正下方。该MOSFET器件结构既能提升器件的导通特性，又能对栅极沟槽的槽角有更好的保护，同时还不会牺牲芯片的面积。

主权项：1.一种宽禁带半导体沟槽MOSFET器件结构，其特征在于，包括衬底、设置在所述衬底上的第一外延层、设置在所述第一外延层上的P+埋层、设置在所述P+埋层上的第二外延层、设置在所述第二外延层上的P阱区、沉积在所述P阱区上的源极、至少一个贯穿所述P阱区的栅极、层间介质层和漏极；所述漏极沉积在所述衬底背离所述第一外延层的表面上；所述层间介质层用于隔离所述源极和所述栅极；所述栅极包括沉积于栅极沟槽内的栅极介质层和栅极材料；所述栅极的底部位于所述第二外延层中；所述P+埋层中设置有交替排列的第一电流通道和第二电流通道；所述第一电流通道位于所述栅极的正下方。

全文数据：

权利要求：

百度查询： 湖北九峰山实验室 一种宽禁带半导体沟槽MOSFET器件结构及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD