申请/专利权人：南京芯干线科技有限公司

申请日：2023-12-25

公开（公告）日：2024-03-15

公开（公告）号：CN117497488B

主分类号：H01L21/8232

分类号：H01L21/8232;H01L27/07;H01L29/06

优先权：

专利状态码：有效-授权

法律状态：2024.03.15#授权;2024.02.23#实质审查的生效;2024.02.02#公开

摘要：本发明涉及一种集成JFET的MOS器件制备方法及MOS器件，属于半导体技术领域。包括：对外延层进行刻蚀，形成第一柱体、第二柱体和第一沟槽，在第一沟槽下方形成电流分散层；在电流分散层内靠近第一沟槽底壁一侧形成第一P‑区域，在第一P‑区域内靠近第一沟槽底壁一侧形成两个第一N‑区域；在两个第一N‑区域之间靠近第一沟槽底壁一侧形成第一P+区域；在两个第一N‑区域内靠近第一沟槽底壁一侧均形成第一N+区域以及第二P+区域；在第一沟槽内形成MOS器件的门极和源极，源极的底部与两个第一N+区域的顶部相接触。本申请在沟槽底部形成JFET区域提高了栅氧可靠性，降低了器件的漏电流，提高了器件的漏电性能和电气特性。

主权项：1.一种集成JFET的MOS器件制备方法，其特征在于，包括：对外延层进行刻蚀，形成第一柱体、第二柱体和所述第一柱体与所述第二柱体之间的第一沟槽，在所述第一沟槽下方形成电流分散层；在所述电流分散层内靠近所述第一沟槽底壁一侧形成长度小于所述第一沟槽长度的第一P-区域，在所述第一P-区域内靠近所述第一沟槽底壁一侧形成两个第一N-区域；在两个第一N-区域之间靠近所述第一沟槽底壁一侧形成与两个第一N-区域相接触的第一P+区域；在两个第一N-区域内靠近所述第一沟槽底壁一侧均形成与所述第一P+区域相接触的第一N+区域以及与所述第一N+区域相接触的第二P+区域；在所述第一沟槽内形成MOS器件的门极和源极，所述源极的底部与两个所述第一N+区域的顶部相接触。

全文数据：

权利要求：

百度查询： 南京芯干线科技有限公司 一种集成JFET的MOS器件制备方法及MOS器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD