申请/专利权人：华东光电集成器件研究所

申请日：2023-08-30

公开（公告）日：2024-02-13

公开（公告）号：CN117558729A

主分类号：H01L27/088

分类号：H01L27/088;H01L27/098

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.01#实质审查的生效;2024.02.13#公开

摘要：本发明涉及一种JFET与MOSFET兼容的半导体器件结构，在N型衬底（1）上设置P+埋层（3）及N外延（2），一侧N外延中设置P阱（4）、P+隔离区（5）和N型NLDD轻掺杂区（13），一个轻掺杂区设有N型源区（17）、另一个设有N型漏区（18），P阱中设有P阱接触区（11），另一侧N型衬底设置P+埋层（3）及N外延（2），N外延内设有P+隔离区（20）以及P型沟道区（14），P型沟道区内设有两个源漏区（15）、顶栅区（16）和背栅（10），在上述结构的上面设有二氧化硅层（7）和氮化硅层（6）。本发明充分抑制消除寄生NPN管对电路功能的影响，具有双向监测特性，能够实现电流双向监测控制。

主权项：1.一种JFET与MOSFET兼容的半导体器件结构，其特征在于由以下两个部分组成：1）、NMOS器件，包括N型衬底（1），在N型衬底（1）一侧设置P+埋层（3），在该P+埋层（3）上设置N外延（2），在该侧P+埋层（3）的对应位置的N外延（2）中设置P阱（4），P阱（4）两侧分别设置MOSFET的P+隔离区（5），在P+隔离区（5）内的P阱（4）中设置有N型NLDD轻掺杂区（13）；一个N型NLDD轻掺杂区（13）上面设有N型重掺杂区作为N型源区（17），另一个N型NLDD轻掺杂区（13）上面设有N型重掺杂区作为N型漏区（18），P阱（4）中设有P型重掺杂的P阱接触区（11）；在P阱（4）上面设有二氧化硅层（7），二氧化硅层（7）中设有掺杂多晶硅作为NMOS器件的栅区（9），金属层（8）从外部将P阱接触区（11）和N型源区（17）连接；2）、JFET器件，包括同一N型衬底（1）的另一侧设置P+埋层（3），在其上设置N外延（2），在N外延（2）内设有JFET的P+隔离区（20），在隔离区内的N外延内（2）内设有P型沟道区（14），在P型沟道区（14）内设有两个P型重掺杂分别构成JFET器件的源漏区（15），P型重掺杂构成PJFET的源漏区接触区（19），P型沟道区（14）内设有N型掺杂作为JFET器件的顶栅区（16），在P型沟道区（14）外的N外延（2）上设有N型掺杂区引出JFET器件的背栅（10），在上述结构的上面设有二氧化硅层（7）和氮化硅层（6），它们与左侧MOSFET部分的二氧化硅层（7）和氮化硅层（6）为相同结构。

全文数据：

权利要求：

百度查询： 华东光电集成器件研究所 一种JFET与MOSFET兼容的半导体器件结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD