申请/专利权人：中国科学院长春光学精密机械与物理研究所

申请日：2024-02-19

公开（公告）日：2024-03-22

公开（公告）号：CN117747669A

主分类号：H01L29/78

分类号：H01L29/78;H01L29/10;H01L29/417;H01L29/423;H01L21/336;H01L21/28

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明涉及半导体制造技术领域，具体提供一种沟槽栅MOS半导体器件及其制造方法，解决了现有沟槽栅两侧一致性差的问题，器件包括：第一个导电类型掺杂的第一外延层，位于所述衬底上；第二导电类型掺杂的体区，位于所述第一外延层上；第一导电类型重掺杂层，位于所述体区上；栅极沟槽，穿过所述第一导电类型重掺杂层和体区，底部位于第一外延层中；栅极介质层；栅极导电材料层；介质层，位于所述栅极导电材料层、栅极介质层、栅极沟槽和第一导电类型重掺杂层的顶部；接触孔沟槽；第二导电材料层；源极金属层。本发明大大提高了产品一致性和性能、缩小横向的尺寸，增加了功率密度、降低了基区寄生电阻。

主权项：1.一种沟槽栅MOS半导体器件，其特征在于，包括：衬底213；第一个导电类型掺杂的第一外延层201，位于所述衬底213上；第二导电类型掺杂的体区202，位于所述第一外延层201上；第一导电类型重掺杂层205，位于所述体区202上；栅极沟槽209，穿过所述第一导电类型重掺杂层205和体区202，底部位于第一外延层201中；栅极介质层207，位于所述栅极沟槽209的内侧表面上；栅极导电材料层208，位于所述栅极沟槽209中且高于栅极沟槽209顶部；介质层210，位于所述栅极导电材料层208、栅极介质层207、栅极沟槽209和第一导电类型重掺杂层205的顶部；接触孔沟槽211，位于所述体区202中，所述接触孔沟槽211包括竖直沟槽和水平沟槽，所述竖直沟槽顶部连接第一导电类型重掺杂层205下表面，底部连通水平沟槽；第二导电材料层203，位于所述体区202上，连接所述第一导电类型重掺杂层205；接触孔沟槽211，位于介质层210、第一导电类型重掺杂层205和第二导电材料层203上；源极金属层212，设于所述介质层210表面、第一导电类型重掺杂层205外侧面、第二导电材料层203上表面。

全文数据：

权利要求：

百度查询： 中国科学院长春光学精密机械与物理研究所 一种沟槽栅MOS半导体器件及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD